Устройство для имитации неисправностей

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4 С 06 Г 11 2 КОМИТЕТ СССРЕНИЙ И ОТКРЫТИЙ ОСУДАРСТВЕННПО ДЕЛАМ ИЗОБРЕ И(2 л, В 34 ,И.Ляхо Разумов тво СССР 26 1984 о СССР 26, 1982 идетель 06 Г 11 етельст 06 Р 11(57) Изобретентельной техник ЛЯ И 1 ИТАЦИИ ИЕИС вычисли испольтноситс может б ОПИСАНИЕ ИЗОБР К АВТОРСКОМУ СВИДЕТЕПЬСТ 54668/24.04.86(46) 15 (72) Н. С.Л,Улы (53) 68 (56) Ав 11 11647Авто Р 1067 зовано для проверки отказоустойчивости комплексов программ, Цель изобретения - повышение быстродействияустройства. Устройство содержит первый 1, второй 2 и третий 3 элементыИЛИ регистры 4, 10, 11 и 19, блок 6памяти, счетчики 7 и 18, блоки сравнения 13 и 4, элементы И 15, 20, 21,26, формирователь 22 импульсов, распределитель 23 импульсов, Данное изобретение позволяет сократить времяпроверки отказоустойчивости функционирования программ за счет аппаратноного формирования порядкового номеракоманды. 2 ил.Изобретение относится к вычислительной технике и может быть использовано для проверки отказоустойчивости функционирования комплекса программ,Цель изобретения - повьппение быстродействия устройства.На фиг.1 приведена функциональнаясхема устройства; на фиг, 2 - временные диаграммы его работы.Устройстно (фиг,1) содержит первый 1, второй 2 и третий 3 элементыИЛИ, регистр 4, выход 5 конца работы устройства блок 6 памяти, счетчик 7, триггеры 8 и 9, регистры 10и 1 групп вхоов 2 зддлция адрегли длццыхб:)окц3 Р 14 г 1)лнцеция,, )г)ецг И 15 ) рцггер 16, ход 7цри зцдкд ко.)диль счетчик 18, регистр19, элементы И 20 и 21, формиронлтель22, рдспрецелитель 23 импульсон, выход 24 имитации неисправности устройстна вход 25 признака имитации неисправности устройства, элемент И 26,Пл фиг,2 изображены: эпюрд 27появлешзе проверяемой программы; эпюра 28 - порядок следо)злния команд вцрзер)зол)о) программе; эпюрл 29 гцгндл ц)зит;нц цепсцрлнцостц.Временная дна рдммл (фиг,2) поясняет алгоритм Формирования сигнала,зц)цзирую)пе о неисправность, Этот алгоритм похож цд ллгоритм нос:)едовлтельцого де:ения зддсзццого отрезкапрямой цд рлнцыс чдгтц, т,е. цл тлкой алгори гм, при котором в первомцикле деления находится середина отрг.зк)30 втором перза Полонинотрез.и;е:цзтся .ополлм, н трет емнт)рля з так д;)лее.Сигцл;з,:иццрупппий неисправность,формируется цри кдждом гз-м выполнении нычис:зите:)ьцой системой испытываемой програ;змы, зесто н испытываемой программе, на котором формируетсясигнал, имитирующий неисправностьопределяется следующим образом,При ш-м выполнении испытынаемойпрограммы сигнал формируется при выполнении и-й команды этой программьз, где 2 и - порядковый номер последней команды программы,При 2 щ-м выполнении программы сигнал формируется при выполнении 1/2 и-й команды.При 3 пз-м выполнении программы сигнал формируется при вьзполнении 3/2 и-й команды и так до тех пор, пока сигнал це формируется при выполнениикаждой команды программы. Таким образом, последний сигнал формируется при52 ищ-м выполнении испытынаемой программы,Устройство для имитации неиспранностей обеспечивает аппаратную реализацию алгоритма формирования сигнала,10 имитирующего цеиспрднцость.Регистр 4 предназначен для хранения числа и, определяюпзего дискретность формирования сигнала, имитирующего неисправность, и изменения его 15 путем сдвига в сторону младших разрядон. Нл выходе регистра 4, являюше -гося выходом 5 устройгтнл, появляется елзиич)ц)й ги)ц;зз посла того, какформирует я цеигцрдвцость цл всех ко 2 з 1 мл)зддх исцыззз)злео) цро рдммы.Блок 6 )злмятц имеет 2 бит, Егоячейки адресуются к-разрядной константой процессора, Оц предназначен для фиксации факта формирования сиг цл.зл, имитирующе о неисправность,приВыло.иенце как ой-)ибо командыПри этом ц ячейку блока б пл")яти, адресуемую ддрегом команды, при выполнении которой нырлботллгя гигцдл, цми тцрующий цсисцрлццос)ь злпигындется .Счетчик 7 предназначен для подсчетл количестнд выполнений пронеряемой программы нычиглцтел.цой гистемоц. При каждом ш - ь )зпозне)зии про)зеряемой п 1)огрл. и, шпходе .)того счетчика появляется гдицичшгй сигнал,Устроззст)зо 1)дботле ) с:)едуюшззм об 40 разом,В исходном состоянии (цепи установки узлов устрлзс зд в исходноесос гояние це цокдздц все ячейкиблока 6 памяти, счетчик 7 и тригге 45 ры 8, 9, 6 установлены н "0", На регистрах 1 О и 11 устдцдвлшздются первый и последний адрес программы иликомплекса прогрл: проверяемых наоткаэоус гойчивость, Нл регистре 4и счетчике 18 устанав:швается коди = 1000.Цри работе ЭИ 1 на группу нходон12 поступают из ЭВМ как адреса ячеек памяти, так и дацные, записываемые цли считываемые иэ этих ячеек,Эта информация поступает на первыегруппы входов блоков 13 и 14 сравнения. Вторые ) рупш, входов блоков13 и 4 сравнения соединсны с ныхо 3 133дами регистрон 10 и 11 соотнетстненно. Нл выходе блока 13 сравнения присутствует единичный потенциал тольков случае, если информация, приходящая нл его первую группу входов, больше адреса, набранного на регистре 10,На выходе блока 14 сравнения присутствует единичный потенциал только втом случае, если информация, приходящая на его первую группу входов, меньше адреса, набранного на регистре 11.Выходы блокон 13 и 14 сравнениясоединены соответственно с первыми вторым входами элемента И 15, выходкоторого соединен с информационнымвходом триггера 16. На синхровходтриггера 16 приходит единичный сигналпризнака "команда" с входа 17 устройства, который появляется, когда нагруппу входов 12 устройства поступаетадрес команды, Этот сигнал записывает на триггер 16 информацию с выходаэлемента И 15. Кроме того, данный сигнлл поступает на вход записи регистра 9 и записывает на него адрес команды, который приходит с группы входов 12 на информационный вход регистра 19. С прямого выхода триггера 16единичный сигнал поступает на счетныйвход счетчикаПри г-м попадании в зону адресовпроверяемой программы на выходе счетчика 7 появляется сигнал, Этот сигнал поступает нл единичный вход триггера 8 и устананливает его в единичное состояние,Таким образом, обеспечивается работа устройства при каждом ш-м попадании в зону программ, проверяемыхна отказоустойчивость, Вне этой зоны работа устройства блокируется нулевым потенциалом с прямого ныходатриггера 8, который поступает на первые входы элементов И 20 и 21. Нулевой потенциал с выходов этих элементов блокирует работу счетчика 18и формирователя 22 импульсов,Таким образом, при каждом ш-м выполнении процессором программы, начальный и конечный адреса которойустановлены на регистрах 1 О и 11, напрямом выходе триггера 8 появляетсяединичный потенциал, Этот потенциалразрешает прохождение сигнала с выхода 17 устройства через элементИ 20 на вычитлюший вход счетчика 18,Ири обнулении счетчика 18, т.е. привыполнении процессором и-й команды7900 35 40 45 50 55 10 15 20 25 30 нл выходе счетчика понля т я си нлл,который подается нл вход лиусклраспределителя. Сигнл с перно о выхода распределителя 23 поступлст нлвход считывания блока 6 памяти. По адресу, приходящему н этот момент нладресные входы блока 6 памяти с выхода регистра 19, считывается "1",поскольку блок памяти перед начлломработы обнулен.Единичный сигнал с выхода блока 6памяти поступает на второй вход элемента И 21. На первом входе элемента И 21 присутствует единичный потенциал с прямого выхода триггера 8.Поэтому на выходе элемента И, 21 появляется единичный сигнал, Этот сигнал поступает на вход формирователя22 импульсов. На выходе формирователя 22 появится сигнал, имитирующийнеисправность, который поступает навыход 24 устройства. С выхода элемента И 21 сигнал через элемент 1 обнуляет триггер 8,Сигнал с второго выхода распределителя 23 поступает на вход записиблока 6 памяти, При этом в ранее считанную ячейку блока 6 памяти записывается "1", приходящая с входа 25устройства на информационный вход блока 6 памятиСигнал с третьего ньгходл распределителя 23 приходит нл первый вход элемента ИЛИ 3, сигнал с выхода которого поступает на вход записи счетчика 18 и записывает н него информацию, приходящую на его информационный вход с выхода регистра 4.Сдвиг регистра 4, т.е. уменьшение дискретности формиронлния сигнала, имитирующего неисправность, производится н том случае, когда за время ш-го выполнения проверяемой программы не вырабатывается ни один сигнал, имитирующий неиспраннос гь, Это осуществляется следующим образом, 11 ри каждом т-м включении проверяемой программы на прямом выходе триггера8 появляется единичньй потенциал,передний Фронт которого, поступая нлединичный вход триггера 9, устанавливает его в единичное состояние,Единичный потенциал с выхода триггера 9 поступает на первый вход элемента И 26. На второй вход э:п ментаИ 26 поступает нулевой готенциал синверсного выхода триггера 8. Позто 1337900формула изобретения Устройство для имитации неисправностей, содержащее первый и второй регистрь, первый блок сравнения,первый триггер, первый счетчик, первый лемецт И и формирователь импульсов, причем группа разрядных выходов первого регистра соединена с первой группой ицформационных нходов перво 55 му цд выходе элемента присутствуетнулевой потенциал, который не оказывает никакого действия на работу устройства, Если устройство нырабатына 5ет сигнал, имитируюпий неисправность,то единичный сигнал с выхода элемента И 21ереэ элемент ИЛИ 2 поступает нд нулевой нход триггера 9 и сбрасывает его в нулевое состояние, Приэтом нулевой потенциал с выходатриггера 9 блокирует работу элементаИ 26. Если за время выполнения пронеряемой программы не вырабатываетсяци один сигнал, имитирующий неисправность, то триггер 9 не сбрасывается,Прц выходе за пределы проверяемой рогрдммы триггер 16 обнуляетсяд егоп 1 сом выходе появляетсяедицичпй потенциал, который через 2 Оэлемент ИЛИ 1 поступает на нулевойвход триггера 8, Последний обнуляетя ц ца его инверсном выходе появляется единичный потенциал, которыйостунает на второй вход элемента 25И 26. При этом на выходе элементаИ 26 появляется единичный сигнал,который поступает на вторые входы элементов 1 ПИ 3 и 2 и вход сдвига регистра 4, Передний фронт этого сигна Олд сдвигает содержимое регистра 4 наодин разряд в сторону младших разрядон. Единичный сигнал с выхода элемнтд Ю 1 И 3 переписывает новое содержимое регистра 4 н счетчик 18, Единичный сигнал с выхода элемента ИЛИ 2сбрдсынает триггер 9,Б случае необходимости многократной выработки сигнала, имитирующегонеисправность при выполнении какой Олибо конкретной команды (режим проверки определенного места программы),достаточно нд регистр 11 записать адрес, нд единицу больший, а на регистр 10, - на единицу меньший, чем 45адрес этой команды, на вход 25 устройства подать нулевой потенциал иобнулить регистр 4 и счетчик 18,го блока сравнения, рямой выход и рного триггера соединен с первым входом первого элемента И, выход которого через формирондтел импульсон соединец с выходом имитации неисправности устройства, о т л и ч д ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены третий и четвертый регистры, второй блок сравнения, второй, третий, четвертьй элементы И, первый, нторой и третий элементы СПИ, второй и третий триггеры, второй счетчик, распределитель импульсов и блок памяти, причем группа разрядных ныходон второго регистра соединена с первой группой информационных входов второго блокасравнения, группа цходон задания адреса и данных устройства соединена с вторыми группами информационных входон первого и второго блоков сравнения и с группой информационных нходонтретьего регистра, вход признака команды устройства соединен с входомзаписи третьего регистра, группа раз рядных выходов которого соединена с группой адресных нходон блока памяти выход Больше первого блока сравнения и выход "1 еьше" второго блока сравнения соединены соответственнос первым и вторым входами второго элмента И, выход которого соединен синформационным входом второго триггера, прямой и инверсный ныходы которого соединены соотнетстненно со счетным входом первого счетчика и с первым входом перного элемента ИЛИ, выход переполнения первого счетчика и выход первого элемента ИЛИ соедииены соответственно с единичным инулевым входами первого триггера, прямой выход которого соединен с первым входом третьего элемента И и сединичным нходом третьего триггера, прямой выход которого соединен с первым входом четвертого элемента И, инверсный выход первого триггера соединен с вторым входом четвертого элемента И, выход которого соединен с первыми входами второго и третьего элементов ИЛИ и с входом сдвига четвертого регистрд, информационный выход блока памяти соединен с вторым входом первого элемецта И, выход которого соединен с нторыми входамиперного и второго элементов ИЛИ, ныход которого соедицгн с цу:еным входом третьего трггерд, вход признакаства. иг Составитель И,СигаловРедактор И.Касарда Техред М.Ходанич ректор М.По 133/48 Тираж 672В 11 ИИПИ Государственного комитета СССпо делам изобретений и открытий13035, Москва, Ж, Раушская наб одписное Зака 4/5 роизводственно-полиграфическое предприятие, г.ужгород, ул.Проектная 133790команды устройства соединен с синхровходом второго триггера и вторым входом третьего элемента И, выход которого соединен с вычитакюПим входом5 второго счетчика, выход третьего элемента ИЛИ и группа информационных выходов четвертого регистра соединены соответственно с входом записии группой информационных входов вто Орого счетчика, выход переполнения которого соединен с входом запуска 08распределителя импульсов, первый, второй и третий выходы которого соединены соответственно с вторым входом третьего элемента ИЛИ, с входами записи и считывания блока памяти, выход переполнения четвертого регистра и информационный вход блока памяти являются соответственно выходом конца работы устройства и входом признака имитации неисправности устрой