Устройство для контроля пакетно-оптимальных кодов

СО 1 ОЗ СОВЕТСКИ ХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН Р 11 СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ34 и О,П,Гри 8) ССР 985 идетельство б Р 11/00,(54) УСТРОИСТВО ДЛЯ КОНТРОЛЯ ЦАЕЕТНО-ОПТИ 11 АЛЬНЪХ Т-КОДОВ(57) Изобретение относится к вычислительной технике и может быть ис(21 (22 (46 (72 (53 (56 Ф 1 3910498/24-2417.06,85,15.09,87, ВюлА,В,Ткаченко681325 (088.Авторское св3731, кл. С 0 о для контроля цифровой инЦель изобретения - повышед верности контроля, Устройство содержит п-разрядный регистр 1, сгрупп ш-входовых элементов И 2,3, группу ЗС-входовых элементов И 4, группу днухвходовых элементов И 5, группу элементов И 6, первый и второй блоки 7 и 8 индикации, элемент 10 И 9, иформационные входы 10,вход 11 сброса, информационные выходы 12, выход 13 сбоя, 1 ил.1337899 Изобретение относится к вычислительной технике и может быть использовано для контроля цифровой инфордующими рекуррентными соотношением0 при и01 при и с Т2 при и мации.Цель изобретения - повьппение достоверности контроля,На чертеже представлена блок-схема устройства для с = 3,Устройство содержит и-разрядный. регистр 1, 1-1 группы ш-входовыхэлементов И 2 и 3, группу ЗТ-входовых элементов И 4, группу двухвходовых элементов И 5, группу элементовИ 6, первый и второй блоки 7 и 8 индикации, элемент ИЛИ 9, информационные входы 10, вход 11 сброса, информационные выходы 12 и выход 13 сброса устройс гва,Устройство работает следующим образом,Пакетно-оптимальные С-числа Г (и)при заданном целом Т ) 0 и любом целом и0 задаются следующим аналитическим алгоритмом(и1 с) при ик:и О При 3 - 2.Т,1 с - 4 г.-1 2 с 1) - и-, 0В - О, ЯС (и),где В (и) - мощность пакетно-оптимального -кода разрядностью и,которая определяется следующим рекуррентным соотношением 0 при иО1 при 0 ит - 1 (2); (и)= аналитический алгоритм (2) определенЗО только при иС, При С=1 пакетнооптимальный код преобразуется в известный оптимальный код Фибоначчи.вПакетно-оптимальные С-числа Р (и), где(и) - веса двоичных разрядов11 1 определенные по аналитическому алгопакетного Т-кода, которые ритму (1) при заданном целом Т0 и35при заданном целомЪ 0 любом целом и0 представляются в вии любом и задаются сле- де1000 111 00..О 111000 11 ОО..0Р (д) =; д,. з -т тп(З - 1,2),45 при условии С ш ы Зс - 13Оскс 2 - 1где ш и 1 - целые неотрицательные числа.Контролируемый код записывается в регистр 1, При этом ш-входовые элементы И 2 и 3 контролируют нарушения 5 О в виде меньшего, чем С числа подряд идущих единиц. Зс-входовые элементы И 4 контролируют нарушения в виде большего чем ЗТчисла подряд идущих нулей. Лвухвходовые элементы И 5 контролируют нарушения в виде большего чем С числа подряд идущих единиц и меньшего, чем 1 числа подряд идущих нулей. Элементы И 6 контролируют нарушения в виде меньшего чем С числа единиц в группе младших разрядов,В том случае, если в какой-либогруппе разрядов кода происходит тоили иное нарушение допустимых комбинаций нулей и единиц, то на выходесоответствующего элемента И появляется единичный сигнал, который индицируется в первом или во втором блоках7 или 8 индикации и через элементИЛИ 9 поступает на выход 13 сбоя устройства, сигнализируя о возникновении ошибки в контролируемом коде,Формула и з о б р е т е н и яУстройство для контроля пакетнооптимальных С-кодов, содержащее и33789 Составитель О,НеплоховТехред М.Ходанич Корректор С,Черни Редактор И.Касарда Заказ 4133/48 Тираж 672 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5Подписное Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная, 4 разрядный регистр, информационные входы разрядов которого являются информационными входами устройства, вход сброса п-разрядного регистра5 является входом сброса устройства, сгрупп ш-входовых (ш = 3,4 в 5,.ф С+1) элементов И по и - ш + 2 элементов в каждой, первый вход д-го щ-входового элемента И подключен к инверсному выходу д-го разряда п-разрядного регистра,- й вход (32,3тп) д-го т-входового элемента И подключен к прямому выходу д+3 -1-го разряда п-разрядного ре гистра, последний вход д-го ш-входового элемента И подключен к инверсному выходу д+я-го разряда и-разрядного регистра, выходы ш-входовых элементов И соединен с соответствующими входами первого блока индикации и соответствующими входами многовходового элемента ИЛИ, выход которого является выходом сбоя устройства, второй блок индикации, прямые выходы 2 Ь разрядов п-разрядного регистра являются информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достовернос 94ти контроля, в устройство введеныгруппа и-С двухвходовых элементов И,группа и+1 3-входовых элементовИ и Г.-1 элемент И, первый вход 1.-годвухвходового элемента И подключенк прямому выходу -го разряда и-разрядного регистра, второй вход - кпрямому выходу д+Г.-го разряда п-разрядного регистра, выход - к соответствующему входу многовходового элемента ИЛИ и соответствующему входувторого блока индикации, 3-й входд-го 3-входового элемента И подключен к инверсному выходу +3-го разряда и-разрядного регистра, выходк соответствующему входу первого блока индикации и соответствующему входу многовходового элемента ИЛИ, 1.-йвход-го элемента И ( = 1,2. 1)подключен к прямому выходу -го разряда п-разрядного регистра, 3+1-йвход 1-го элемента И подключен к инверсному выходу 3+1-го разряда и-разрядного регистра, выходы элементов Иподключены к соответствующим входампервого блока индикации и соответствующим входам многовходового элемента ИЛИ,