Цифроаналоговый преобразователь

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) зсю Н 03 1 13/ Й ПИСАНИЕ ИЗОБРЕТЕ П:ЛЬСТВУ РС КОМ,Ф А и быстродействия, в. него введены два блока преобразователей кодов и дополнительный разрядный элемент, первый и второй аналоговые входы которого соединены соответственно с выходами первого и второго декодирующих преобразователей, выход - со вторым входом сумматора, при этом управляющие входы первого декодирующего преобразователя подключены к первым выходам первого преобразователя кодов, вторые выходы которого соединены с управляющими входами второго декодирующего преобразователя, входы - с первыми выходами регистра, соответствующими старшим разрядам входного кода, вторые выходы регистра, соответствующие младшим разрядам входного кода, подключены к первым входам второго преобразователя кода, второй вход которого соединен с выходом регистра, соответствующим наименее значащему из старших разрядов входного кода, и с управляющим входом дополнительного разрядного элемента, а выходы - с управляющими входами третьего декодирующего преобразователя. ГОСУДАРСТВЕННЫЙ НОМИТЕТГ 10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТН(56) 1 Мохофф И. Изготовление эффективных преобразователей данных в виде монолитных интегральных схем,иЭлектроника", 1979, Ф 10, с, 36.2, Патент США й 3997892,340/347 ЭА, кл, 13/02,14.12.76 (прототип).(54)(57) ЦИФРОАНАЛОГОВЬЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий регистр., входыкоторого подключены к входным шинамустройства, сумматор, три декодирующих преобразователя и источник аналогового напряжения, выход которогоподключен к аналоговым входам перво- .го и второго декодирующих преобразователей, выходы которых соединеныс входами третьего декодирующего пре"образователя, выход которого черезсумматор подключен к выходу устройства, о т л и ч а ю щ и й с я тем,что, с целью повышения линейности 1027811 А5 10 15 20 25 30 35 40 45 5 Ю 55 Изобретение относится к вычислительной технике и автоматике и можетнайти применение в аналого-цифровыхи цифроаналоговых преобразователях,гибридных вычислительных системах,дисплейных устройствах ввода-выводаграфической информации для ЭВИ, вкоторых требуется высокая линейностьцифра-аналогового преобразования.Известен цифра-аналоговый преобразователь, содержащий источники тока, .матрицы резисторов, ключи и источник опорного напряжения 1 1 1 .Недостатком устройства являетсясложность и низкая линейность выходной характеристики вточках, гдеизменяются значения старших разрядоввходной величины.Известен также цифра-аналоговыйпреобразователь, содержащий регистр,входы которого подключены к входнымшинам устройства, сумматор, три декодирующих преобразователя и источник аналогового напряжения, выходкоторого подключен к аналоговым входам первого и второго декодирующихпреобразователей, выходы которыхсоединены с входами третьего декоди-,рующего преобразователя, выход которого через сумматор подключен квыходу устройства 21Однако известное устройство имеетнедостаточно высокую линейность ибыстродействие из-за того, что приизменении кодов старших разрядоввходной величины происходит переключение на выходах как первого,так и второго декодирующих преобразователей,.Цель изобретения - повышение линейности выходной характеристикипреобразователя и повышение быстродействия,Поставленная цель достигается,тем, что в цифра-аналоговь 1 й преобразователь, содержащий регистр, входыкоторого подключены к входным шинамустройства, сумматор, три декодирующих преобразователя и источник аналогового напряжения, выход которогоподключен к аналоговым входам первого и. второго декодирующих преобразователей, выходы которых соединеныс входами третьего декодирующегопреобразователя, выход которогочерез сумматор подключен к выходуустройства, введены два блока преобразователей кодов и дополнительныйразрядный элемент, первый и второй аналоговые входы которого соединенысоответственно с выходами первогои второго декодирующих преобразователей, выход - со вторым вхоаом сум"матора, при этом управляющие входыпервого декодирующего преобразователя подключены к первым выходам первого преобразователя кодов, вторые выходы которого соединены с управляющими входами второго декодирующегопреобразователя, выходы " с первымивыходами регистра, соответствующимистаршим разрядам входного кода,вторые выходы регистра, соответствующие младшим разрядам входного кода,подключены к первым входам второгопреобразователя кодов, второй входкоторого соединен с выходом регистра, соответствующим наименее значащему из старших разрядов входного кода,и с управляющим входом дополнительного разрядного элемента, а выходы -с управляющими входами третьего декодирующего преобразователя. На фиг. 1 представлена структурная схема цифра-аналогового преобра- зователя; на Фиг. 2 " пример принципиальной схема цифра-аналогового преобразователя младших разрядов с сумматором и дополнительным разрядным элементом.Устройство содержит регистр 1, первые выходы которого, соответствующие старшим разрядам входного кода, подключены к первому преобразователю кода 2. Выходы преобразователя 2 кодов соединены с управляющими входами первого 3 и второго 4 декодирующих преобразователей, аналоговые входы которых подключены к выходу и- источника 5 опорного напряжения, Вто" рые выходы регистра 1 соединены через второй преобразователь 6 кодов с третьим декодирующим преобразователем 7, входы 8 и 9 которого объединены с входами дополнительного разряд. ного элемента 10 и .подключены к выходам декодирующих преобразователей 3 и 4, Выход третьего декодирующего преобравзователя 7 соединен с первым а выход дополнительного разрядного элемента 10 - со вторым входом сумматора 11, выход которого подключен к выходу устройства, Управляющий вход дополнительного разрядного элемента 10 соединен со вторым входом преобразователя б кодов и выходом регистра 1, который соответству. 10278 ет наименее значащему из старшихрезрядов входного кода,Устройство работает следующимобразом.м кодов, то в ЙК 2 осуществляется преобразование кодов из одной системыв дРугую (например, иэ двоичной впозиционную единичную). Если на вц"ходе регистра 1 и на выходах ДП 3и 4 применяются одинаковые системцкодов, то выходы Кстарших разрядов регистра 1 подаются на входыДП 3 беэ изменения. На вход, соиз преобразователя кодов 2 постоянно поступает сигнал, соответствующий уровню Ч", при этом на входы ДП 3 постоянно поступает нечетный код, На управля 1 ощие входы ДП 4 подается чет нцй код Причем к значению кода .К старших разрядов, поступающего на вход ПК 2, прибавляется единица. При использовании на входе ДП 4 двоичных кодов на его вход подается кодЭО старших Кразрядов полученной. суммы, т.е, всегда четная величина. Таким образом, с помощью ДП 3 и 4 выбирается часть диапазона (сегмент) выходного сигнала устройства, соответствующая единице наименее значащего из старших разрядое кода, поступающих на вход ПК 2. Сигналы с выходов ДП 3 и 4 определяют границы этих. сегментов, причем ДП 3 задает верхнюю границу нечетного и нижнюю границу четного сегментов, а ДП 4- нижнюю границу нечетного и верхнюю границу четного сегмента, Сигналы с выходов ДП 3 и 4 подаются в качестве опорных на аналоговые входы ДП 7,Код с выходов регистра 1, соответ" ствующих младшим разрядам входного кода, поступает на входы ПК 6, который, если код в старших К разрядах является четным, без изменения передает код на входы ДП 7 или формирует на своих выходах обратный код, если код в старших К разрядах нечетный, Для исключения погрешности, равной единице младшего разряда, возни кающей при смене входного кода,с прямого на обратный, используется дополнительный разрядный элемент 8 ходнои код поступает на входырегистра 1, с выходов которого Кстарших разрядов подаются на входыпервого преобразователя кодов (ПК)2. Если декодирующие преобразователиДК) 3 и 4 используют разные системы 10ответствюущий младшему .разряду ДП 3 11 410, величина выходного сигнала которого равна величине сигнала, соответствующего младшему разряду ДП 7. Навходы сумматора 11 поступают выходныесигналы ДП 7 и разрядного элемента10, при этом на выходе сумматора 11формируется аналогвоый эквивалентвходного кода устройства.Рассмотрим работу преобразователяна примерах перехода выходной величины из первого сегмента во второйи из второго в третий. В пределахпервого сегмента, когда на К старших триггерах регистра 1 записанкод 0000, на аналоговые входыДП 7 (шины 8 и 9) с выходов ДП 3 и4 поступают сигналы соответственнопервого и нулевого уровней напряжения. С увеличения кода младших раэря.дов регистра 1 отдельные разрядныеэлементы преобразователя 7 ( фиг, 2)переключаются от шины 9 к шине 8, Икогда на всех триггерах младших разрядов регистра 1 установятся единичные значения, все ключи разрядовпреобразователя 7 окажутся подключенными к шине 8. На выходе сумматора11 при этом установится сигнал, равный напряжению на выходе ДП 3 за вычетом значения, равного единицемладшего разряда.8 следующей точке выходной характеристики на К триггерах старшихразрядов регистра 1 установится код0001, а на триггерах младших разрядов,- все нули, При этом одновременно сигналом с последнего триггерастаршего разряда разрешается прохождение через ПК 6 на входы преобразователя 7 обратных кодов с триггеровмладших раэрядое регистра 1 т.е,сохраняются единичные значения сигналое на входах разрядов преобразователя 7 , и включается разрядный элемент 10. Таким образом, при одновременном изменении состояния всех триггерое младших разрядов меняется управляющий сигнал только на входахразрядного элемента 10, и выходнойсигнал устройства становится равнымнапряжению на входной шине 8. Навходной шине тем же сигналом с последнего триггера старших разрядов устанавливается новое значение напряжениясоответствующее верхней границе второго сегмента,С дальнейшим увеличением кода натриггерах младших разрядов регистра1 от всех нулей до всех единиц еход 102783ной код преобразователя 7 изменяется от максимального до нулевого значенияпри включенном разрядном элементе10 , все ключи преобразователя 7 врезультате оказываются подключенными к шине 9, а .на выходе устройства устанавливается сигнал, равный напряже" нию на выходе ДП 1 за вычетом значения, равного единице младшего разряда, так как разрядный элемент 10 подклю Оцен к шине 8.В следующей точке выходной характеристики, когда на триггерах старших разрядов регистра 1 устанавливается код 00,. 10, а на триггерах младших 15 разрядов - все нули, на выходе сумматора 11 напряжение увеличивается на единицу младшего разряда, так как сигналом с последнего триггера старших разрядов в этот момент разрядО ный элемент 10 выключается, подсоединяясь тем самым также к шине 9, иразрешается подача через элементыП( 6 на входы преобразователя 7 прямых кодов с триггеров младших разря" 25дов регистра 1 ( т.е. сохраняютсянулевые коды на управляющих входахразрядов преобразователя 7 ). При этомна выходе устройства устанавливается значение, равное напряжению нашине 9, а на шине 8 - следующий .более высокий уровень напряжения, иустройство переходит на работу втретьем сегменте.Преобразователь 7 должен работатьсо знакопеременными входными аналого 1выми сигналами, что необходимо учитывать при его построении. Пример выпс 1 лнения выходной части устройства преобразователя 7 совместно с разряднымэлементом 10 и сумматором 11 приведен на фиг. 2.) Выходной сигнал дополнительного разрядного элемента 10 сум-мируется с выходным сигналом преобразователя 7 с помощью пассивного сум 45 матора 11, образующего на выходе устройства суммирующую звезду сопротивлений (резисторы К 2" )В результате такого построения преобрвазователя погрешность его старших разрядов практически не влияет на линейность монотонность)/ его выходной характеристики, чем обеспечивается высокое значение этого показателя, Значительно слабее, чем в известных устройствах, сказы.вается и влияние динамических параметров старших разрядов, которыми главным образом определяется быстродействие пребораэователя, Устройство имеет повышенное быстродействие при малых изменениях входных сигналов, когда выходная величина изменяется в пределах одного сегмента или плавно пересекает его верхнюю и или нижнюю границы.Упрощается построение и эксплуатация устройства, так как высокая ли",. нейность преобразования достигается в устройстве без многочисленных регулировоцных элементов, как это имеет место в известных устройствах преобразования, В данном устройстве может быть достигнута, линейность ( монотонность) преобразования, превышающая ее точность, что, как правило, невозможно в известных решениях, по крайней мере без тщательной регулировки параметров. В предлагаемом устройстве удалось получить монотонность, соответствующую 16 двоичным разрядам около 0,0015 ), без всяких регулировочных процессов или элементов при погрешности преобразования иэ-за неидеальности резисторов и ключей, смещения и дрейФа нуля входящих в состав преобразователя усилителей постоянного тока, например буферных усилителей и др. , достигающей 0,2-0,5Заказ лиал ППП "Патент", г. Ужгород, ул, Проектная,51/58 Тираж 9 Э 6 ВНИИПИ Государственно по делам изобретени 133035 Иоскаа, Я, Подписнокомитета СССРи открытийаушская наб., д. М 5