Вычислительное устройство

(51)М. Кл.з 6 06 Г 7/49 Государственный комитет СССР по делам изобретений н открытий(12) Автор изобрете И. Гречишник Таганрогский радиотехнический и им. В.Д. Калмыкова 71 Заявит 54 ) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ходом элемента И, первый вход элемента И соединен с первой шиной управления устройства, а второй вход - с выходом коммутатора, вход управления сумматора-вычитателя соединен со второй шиной управления устройства, а выход - с информационным входом регистра сдвига, разрядные выходы которого соедйнены с информационными входами коммутатора, вход управления которого соединен с третьей шиной управления устройства 123.Недостатком известного устройства является отсутствие воэможности умножения в неизбыточной системе счисления.Цель изоб е функциональных в умножения в неиз исления.Поставленная цель достигается тем, что устройство, содержащее первый сумматор-вычитатель, регистр сдвига, первый коммутатор, первый элемент И, первый элемент ИЛИ, причем вход первого операнда сумматора-вычитателя соединен с шиной первого операнда устройства, вход второго операндас выходом первого элемента ИЛИ, первый вход которого соединен с шиной 5 Изобретение относится к вычисли-тельной технике и может быть исполь 1зовано в качестве узла ЭВМ для получения алгебраических сумм трех слагаемых и умножения на постоянные коэффициенты,Известно устройство .для последовательного алгебраического сложенияи умножения на постоянный коэффициент, содержащее регистры хранениясомножителей, сумматоры, дешифрато-ры, элементы И 1).Однако известное устройство имеетсложную структуру, и затраты оборудования на его реализацию растут сростом длины йспользуемой разряднойсетки.Наиболее близким к предлагаемомупо технической сущности является вычислительное устройство в избыточной системе счисления, содержащеесумматор-вычитатель, регистр сдвига,коммутатор, элемент И, элемент ИЛИ,причем вход первого операнда сумматора-вычитателя соединен с.шинойпервого операнда устройства, входвторого операнда - с выходом первого элемента ИЛИ, первый входкоторочго соединен с шиной второго операнда устройства, а второй вход - с вц ретения - расширени озможностей за счет быточной системе счвторого операнда устройства, а второй вход - с выходом первого элемента И, первый вход первого элемента Исоединен с первой шиной управленияустройства, а второй вход - с выходом первого коммутатора, вход управ 1ления первого сумматора-вычитателясоединен со второй шиной управленияустройства, а выход - с информационным входом регистра сдвига, разрядные выходы которого соединены с информационными входами первого коммутатора, вход управления которого соединен с третьей шиной управления устройства, содержит второй коммутатор,второй сумматор-вычитатель, второйэлемейт И, второй элемент ИЛИ, при 15этом разрядные выходы регистра сдвига соединены с информационными входами второго коммутатора, вход управления которого соединен с четвертойшиной управления устройства, первый 20и второй входы второго элемента И соединены соответственно с пятой шинойуправления устройства и выходом второго коммутатора, первый и второй входы второго элемента ИЛИ соединены соответственно с выходом второго элемента И и шиной третьего операнда устройства, выход первого сумматора-вычитателя соединен со входом первого операнда второго сумматора-вычитателя,вход второго операнда сумматоратвычитателя соединен с выходом второгоэлемента ИЛИ, вход управления - сшестой шиной управления устройства,а выход - с выходной шиной устройства.На чертеже представлена схема пред-З 5ложенного устройства.Схема содержит первый сумматор-вычитатель 1, регистр 2 сдвига, первыйкоммутатор 3, первый элемент 4 И,элемент 5 ИЛИ, шину 6 первого операн Ода устройства, шину 7 второго операнда устройства, первую, вторую итретью шины 8-10 управления устройст"ва, второй коммутатор 11, второй сумматор-вычитатель 12, второй элемент13 И, второй элемент 14 ИЛИ, четвертую и пятую шины 15 и 16 управления.устройства, шину 17 третьего операнда устройства, шестую шину 18 управления устройства, выходную шину 19устройства.Устройство работает следующим образом,В режиме суммирования-вычитанияпо шинам 8 и 16 подаются сигналы, ко торые закрывают элементы 4 и 13 Й 55Одновременно по шинам 9 и 18 на входы управления сумматоров-вычитателей 1 и 12 поцаются сигналы, определяющие выполняемую операцию (суммирование или вычитание). По шинам б, 7 и 17 поступают последовательно коды трех операндов в порядке от младшего разряда к старшим. На выходе второго сумматора-вычитателя 12 и выходной шине 19 устройства образуется алгебраическая сумма операндов в зависимости от вида сигналов, поступающих по управляющим шинам 9 и 18.Для осуществления режима умножения, на постоянный коэффициент в неизбыточной системе счисления на шины 8 и 16 устройства подается набор управляющих сигналов, который разрешаетпоступление инФормации с выходов коммутаторов 3 и 11 через элементы 4 и 13 И и элементы 5 и 14 ИЛИ на входы второго операнда сумматоров-вычитателей 1 и 12. В этом режиме работы операнды по шинам 7 и 17 не подаются. Множимое поступает по шине б первого операнда. Подача множимого. производится последовательным кодом в порядке от младших разрядов к старшим. Разряды суммы с выхода сумматора-вычитателя 1 поступают на вход регистра 2 и вход первого операнда сумматора-вычитателя 12. Информация с выходов регистра 2 поступает через коммутатор 3, элемент 4 И, элемент 5 ИЛИ на вход второго операнда первого сумматора-вычитателя 1, а через коммутатор 11, элемент 13 И и элемент 14 ИЛИ на вход второго операнда сумматора-вычитателя 12. Очевидно, разряд регистра 2, с выхода которого информация подается в сумматоры-вычитатели 1 и 12,определяется сигналами, поступающими по шинам 10 и 15. В режиме умножения на постоянный коэффициент сумматор-вычитатель 12 работает в режиме вычитания. При этом вычитаемым является информация, поступающая с выхода регистра 2. На выходе сумматора-вычитателя 12 разряд за разрядом, начиная с младшего образуется произведение на постоянный коэффициент.Ниже приведен численный пример работы устройства в режиме умножения на постоянный коэффициент. Пример приведен для обычной двоичной системы счисления. Пусть, например, требуется умножить число Х = 1011011 на постоянный коэффициент К = 10101010 Результаты расчета, произведенного в соответствии с чертежом, сведены в таблицу.-1у-у. г 1011011 110110 0 О 1 0 1 0 1 0 0 0 0 0 О 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 000000 25 24 23 22 21 20 19 18 17 16 15 14 13 0 0 0 0 0 0 0 0 1 0 1 01 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 11 1 1 1 0 0 1 0 Первая строка таблицы содержит номера тактов работы устройства, совпадающие с номерами срабатываемых 15 разрядов операндов. Обработка ведется в порядкеот младших разрядов к старшим (в порядке возрастания номеров в разряде). Вторая строка содержитразряды операнда Х =х х,хо = 20 - 1011011, поступающего разряд за разрядом на вход б первого операнда устройства. Сумматор-вычитатель 1 в данном случае реализует операцию сложения и представляет собой двоич ный одноразрядный комбинационный сумматор, выход переноса которого заведен через элемент задержки на один такт на один из своих входов, На другой его вход поступает операнд Х, а на третий - информация .с выхода элемента 5 ИЛИ. На выходе сумматора 1 образуются разряды суммы у ,приведенные в пятой строке таблицы. Эти разряды, задержавшись в регистре 2 на два такта, поступают через коммутатор 3, элемент 4 И и элемент 5 ИЛИ на вход сумматора 1. Этот операнд отражен четвертой строкой таблицы. Третья строка содержит разряды переноса, возникающего в двоичном сум маторе 1, Таким образом, сумматор 1 производит сложение чисел, описываемых 2, 3, 4-ми строками таблицы. Образованные разряды у суммы поступают на второй вход второго сумматора-вычитателя 12, который в рассматриваемом случае реализует операцию вычитанияинформации, поступающей с выхода регистра 2 через второй коммутатор 11, элемент 13 И, элемент 14 ИЛИ на вход вычитателя 12, иэ числа, поступающего с выхода сумматора 1.Шестая строка таблицы содержит разряды числа, поступающего в вычитатель 12 из регистра 2. Это число представляет собой число у, сдвинутое влево на то или йное число разрядов, в зависимости от требуемой разрядности окончательного результата. В рассматриваемом примере произведен сдвигна 16 разрядов влево, 60Нижняя строка таблицы содержит окончательный результат, образующийся на выходе 19 устройства. Он представляет собой разность чисел, записанных соответственно в пятой и шестой 12 11 10 9 8 7 б 5 4 3 2 1 01001101111 0100110111 10100110111 1 строках. Таким. образом, получен окон- чательный результат умножения числа 1011011 на постоянный коэффициент К = 1010101010101010, равный 111100101010100110111.Из приведенного примера следует, что рассмотренное устройство может быть использовано для умножения на ряд постоянных коэффициентов вида10 10 О10010010010, (1) и где с - время задержки информации (в тактах) в цепи обратной связи. В рассмотренном примере=2. Умножение на коэффициент вида (2) осуществляется в том случае, когда сумматор-вычитатель 1 реализует операцию вычитания.Таким образом, предлагаемое устройство кроме сложения-вычитания трех операндов позволяет производить умножение на постоянный коэффициент в неизбыточных системах счисления, Технико-экономический эффект в данном случае состоит в том, что увеличение разрядности результата не сказывается на затратах оборудования, потребного для изготовления данного устрой" ства.Простота реализации предлагаемого устройства имеет большое прикладное значение для целей создания, например, простых и точных цифровых Фильтров цифровых интеграторов и т.д., где в большом количестве используются устройства умножения на постоянные коэффициенты. Простота реализации имеет особенно большое значение при создании БИС, включающих умножители :на постоянные коэффициенты. формула изобретения Вычислительное устройство, содержащее первый сумматор-вычитатель, регистр сдвига, первый коммутатор, первый элемент И, первый элемент ИЛИ, причем вход первого операнда первого сумматора-вычитателя соединен с шиной первого операнда устройства, вход второго операнда - с выходом первого элемента ИЛИ первый вход которого824197 Составитель Г,.Плешевахтар Т. Киселева ТехредМ.Коштура КорректорГ. Назаро Подписноекомитета СССРи открытийская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 соединен с шиной второго операндаустройства, а второй вход - с выходомпервого элемента И, первый, вход первого элемента И соединен с первой шиной управления устройства, а второйвход - с выходом первого коммутатора,вход управления первого сумматоравычитателя соединен со второй шинойуправления устройства, а выход - синформационйым входаа регистра сдви.га, разрядные выходы которого соеди-нены с информационными вещами первого коммутатора, вход упрааления которого соединен с третьей. шиной управления устройства, о т л и ч а ю -щ е е с я тем, что, с целью расширения функциональных возможностей за 15счет выполнения операции умножения внеиэбыточной системе счисления, устройство содержит второй коммутатор,второй сумматор-вычитатель, второйэлемент И, второй элемент ИЛИ, при 2 Оэтом разрядные, выходы регистра сдвигасоединены .с информационными входамивторого коммутатора, вход управления каз 2112/71 . Тираж 745.ВНИИПИ Государственного по делам изобретений 113035, Москва, ЖРаушкоторого соединен с четвертой шиной управления устройства, первый и второй входы второго элемента И соединены соответственно с пятой шиной управления устройства и выходом .второго коммутатора, первый и второй входы второго элемента ИЛИ соединены соответственно с выходом второго элемента И и шиной третьего операнда устройства, выход первого сумматора-вычитателя соединен с входом пер вого операнда второго сумматора-вычитателя, вход второго операнда второго сумматора-вычитателя соединен с выходом второго элемента ИЛИ, вход управления - с шестой шиной управления устройства, а выход - с выходной шиной устройства.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР Р 557363, кл. 8 06 Е 7/53, 1975.2. Авторское свидетельство СССР по заявке Р 2585524/18-24 кл. 0 Об Р 7/39, 1978 (прототип).1