Реверсивный сдвигающий регистр

ОП ЫСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 11 734809 Союз СоветскихСоциалистическихРеспублик И аОпубликовано 15.05.80. Бюллетень18 по делам иэабретений и атнрытийДата опубликования описания 25.05.80(54) РЕВЕРСИВНЫЙ СДВИГАЮЩИЙ РЕГИСТР Изобретение относится к вычислительной технике и цифровой автоматике и может быть использовано для построения регистров в цифровых вычислительных машинах и приборах дискретного действия.Известны схемы регистров сдвига, вы полненные на логических элементах И-НЕ, каждый разряд которых состоит из основного и вспомогательного триггера и элементов, с помощью которых осуществляется стробирование продвижения, информации (вентили, управляющие триггеры и т. д.). В зависимости от варианта построения подобные разряды регистра содержат от 8 до 5 элементов И-НЕ 11.Недостатком известных регистров сдвига является наличие большого количества элементов в одном разряде.Известен реверсивный регистр сдвига, разряд которого содержит два коммутационных триггера, триггер памяти и логический элемент И-НЕ 12.Недостаток данного регистра - большое количество элементов И-НЕ (в одном разряде 7 а также невозможность установа регистра в 1 при 4-х управляющих цепях: Сдвиг вправо. Сдвиг влево, Такт, Сброс.Наиболее близким по технической сущ- ности и схемному решению к данному изобретению является сдвиговый регистр, содержащий в каждом разряде регистра элементы памяти, каждый из которых состоит из четырех элементов И-НЕ, входы которых подключены к соответствующим тактовым шинам, а первый и третий элементы И-НЕ соединены соответственно со вторым и четвертым элементами И-НЕ триггерной связью, и первый входной элемент И-НЕ, соединенный триггерной связью, с первым элементом И-НЕ первого элемента памяти 3.Недостаток указанного регистра - большое количество элементов в каждом разряде регистра (в одном разряде 5 элементов И-НЕ).Цель изобретения - упрощение схемы регистра.Поставленная цель достигается тем, что регистр содержит второй входной элемент И-НЕ, соединенный триггерной связью с четвертым элементом И-НЕ последнего элемента памяти, второй и третий элементы И-НЕ/ каждого элемента памяти соединены триггерной связью, а четвертый элемент И-НЕ" " каждого элемента памяти, кроме последнего,соединен триггерной связью с первым эле-.ментом И-НЕ последующего элемента памяти.-;=,.:. - : ;На чертеже представлена схема и-разрядного реверсивного сдвигающего регистра.Реверсивный сдвигающий регистр содержит и разрядов, каждый из которых состоит из четырех логических элементов И-НЕ 1, 2, 3, 4,образующих основной (элементы 1, 2) и дойолнительный(элементы 3, 4) триггеры, и входной элемент приема информации на выходе регистра 5, и элемент приема информации на входе регистра 6. Элементы 1 и 2, 3 и 4, 2 и 3, 4-й предыдущего и 1-й последующего разряда, а также 6-й и 1-й первого разряда, 5-й и 4-й и-го разряда соединены между собой попарно триггерными связями. На входы элементов 1, 2, 3, 4 подается одна из последовательностей так-:, -товых импульсов соответственно Т ,Т , Тз,Т последовательность подачи которых определяет направление сдвига информации в регистре.Для сдвига вправо О подается поочередно на входы Т , Т г, Т з, Т для сдвига влево - на входы Т,ь Тз, Тг, Т.Установ регистра в О осуществляетсяпутем одновременной подачи сигнала О по входам Т, Тз, установ в 1 впо входам Тр, Т.В результате выполнения команды Установ в О на выходе нечетных элементов регистра устанавливается 1, а на выходе четных - О. В результате выполнения команды Установ в 1 на выходе нечетных элементов устанавливается О, а на выходе четных - 1. При сдвиге информации вправо для записи в первый разряд 1 на вход элемента 6 подается О во время воздействия Опо входу Т 2. Для записи в первый разряд О на вход элемента 6 в течение всего цикла сдвига подается 1. На вход элемента 5 при сдвиге вправо подаются тактовые импульсы Т. При сдвиге влево для записи О в последний разряд регистра на вход элемента 5 подается О во время воздействия О по 4входу Т, для записи 1 на вход элемента 5 в течение всего цикла сдвига подается 1. На вход элемента 6 при сдвиге влево подаются тактовые импульсы Т,. Подача на входы элементов 5, 6 входного сигнала или Т, Т+ в режиме реверсирования может осуществляться, например, с помощью электронного коммутатора.При записи в разряды регистра одинаковой информации (одних О или 1) О и 1 на выходах элементов чередуются и каждая 1 на выходе элемента поддерживается двумя О на его входе с выходов двух соседних элементов, Поэтому подача О поочередно на входы Т, Т, Тз, Т приводит к изменению информации на выходе только на время воздействия тактового импульса, так как О по входу тактовых импульсов переводится в 1 только один из О, удерживающих 1 на выходе; По окончанию воздействия ФО по входу тактовых импульсов на входах элемента установятся 1, а на выходе этого элемента восстановится О,На границе перехода от О к 1 вдвух смежных элементах (нечетном и четном) устанавливается . Например, на выходе элементов 3 и 4 первого разряда (см. таблицу состояний цикл 2, Тз=0). При этом 1 поддерживается сигналом О лишь от одного смежного элемента: 1 на ЗО выходе элемента 3 сигналом О с выходаэлемента 2, 1 на выходе элемента 4 - О с выхода первого элемента следующего разряда, В этом случае в зависимости от того, какой придет очередной тактовый импульс, зависит что осуществится - сдвиг перехода от О к 1 вправо или влево. Действительно, если поступит О на вход Т элемента 1 второго разряда, то на его выходе сигнал изменится с О на 1, что вызовет появление О на выходе элемента р 4 первого разряда, который обеспечит сох-,ранение 1 на выходе элемента 1 второго разряда и после окончания О на входе Т, Тем самым переход от О к 1 сместится вправо на два элемента, Аналогично, в случае прихода О по входу Т а сигнал на выходе элемента 2 первого разряда изменится с 0 на 1, появится О на выходе элемента 3 и зафиксирует 1 на выходе элемента 2. Переход от О к 1 сместится влево.о о озо о о о о О 1 О 1 О о о О 1о о о51 1 о 1 О о Уст.Оф о о 1 О 1 О 1 О 1 О 0 1 1 1 О Уст.ф 11 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 1 0 1 0 ормула изобретения По таблице состояний можно проследить и выполнение сдвига переходов от 1 к О.При сдвиге вправо элемент 6 и элемент 1 первого разряда образует триггер приема информации, Триггер приема информации сбрасывается в О подачей О по входу Т 1 ЕсЛи подачей О на вход элемента 6 в момент поступления О по входу Т триггер приема информации не перевести в состояние 1 то подачей О поочередно на входы Тз, Т 1 О будет переписан в первый разряд. Если же триггер приема информации переведен в состояние 1 то подачей О поочередно на входы Тг, Т 4 1 с триггера приема информации перепишется в первый разряд и далее.Аналогично осуществляется запись, ин 1 формации в регистр при сдвиге информации влево. При этом информация подается на вход элемента 5, который образует с элементом 4 последнего разряда регистра триггер приема информации, Сбросовым импульсом для данного триггера являются Т устанавливающие его в состояние 1. Сдвиг О влево осуществляется поочередной подачей О на входы Т 5, Т и а сдвиг 1 - на входы Т ТаИспользование предлагаемого реверсивного сдвигающего регистра, позволяет упростить схему регистра за счет уменьшения количества элементов на один разряд до четырех, при этом повышается надежность регистра; расширить функциональные возможности регистра, а именно осуществляется сдвиг информации как вправо, так и вле во, что достигается изменением очередности подачи тактовых импульсов; информацию считывать с регистра со сдвигом в 1/4 периода с надежным охватом стробирующего импульса; осуществлять выполнение операций Установ в О, Установ в 1 путем изменения очередности подачи тактовых импульсов,Реверсивный сдвигающий регистр, содержащий элементы памяти, каждый из которых состоит из четырех элементов И-НЕ,/16ЦНИИПпо113035, Милиал Г 1 ПП омитета Соткрытий кая наб.,ул. Про 4/5 тная, авходы которых подключены к соответствующим тактовым шинам, а первый и третий элементы И-НЕ соединены соответственно со вторым и четвертым элементами И-НЕ триггерной связью, и первый входной элемент И-НЕ, соединенный триггерной связью с первым элементом И-НЕ первого элемента памяти, отлачаюи 1 ийся тем, что, с целью упрощения регистра, он содержит второй входной элемент И-НЕ, соединенный триггерной связью с четвертым элементом И-НЕ последнего элемента памяти, второй и третий элементы И-НЕ каждого элемента памяти соединены триггерной связью, а четвертый элемент И-НЕ каждого элемента памяти, кроме последнего, соединен триггернай связью с первым элементом И-НЕ последующего элемента памяти. В Источники информации,принятые во внимание при экспертизе1. Букреев И. Н. и др. Микроэлектронныесхемы цифровых устройств. М., 1975,с. 136 - 148.2. Авторское свидетельство СССР411285054, кл. Сг 11 С 19/00, 1970.3. Авторское свидетельство СССР343307, кл. 6 11 С 19/00, 1972 (прототип).