Преобразователь позиционного кода в код с большим основанием

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советск инСоциалистическиеРеспублик п 732852(51)М, Кд,6 06 Р 5/02 Государственный комитет Опубликовано 05.05.80. Бкллетень М 17 нв делам изобретений н открытийДата опубликования описания 08,05.80(72) Авторы изобретения О. В, Викторов, А. М, Романкевич и Т. Е, файдова Киевский ордена Ленина политехнический институтим, 50-летия Великой Октябрьской социалистическойреволюции(54) ПРЕОБРАЗОВАТЕЛЬ ПОЗИИИОННОГО КОДА В КОД С БОЛЬШИМ ОСНОВАНИЕМ Изобретение относится к автоматикеи цифровой вычислительной технике и может быть использовано при построениипреобразователей позиционных кодов с одним произвольным основанием в коды слюбым другим большим основанием,5Известен преобразователь двоичногокода в код с любым другим основанием,содержащий пирамидальные сумматоры зна.чений всех разрядов числа с новым осно 10ванием, при этом число разрядов первогосумматора, на котором выделяется младший разряд числа с новым основаниемравно разрядности преобразуемого двоичного числа 111,Недостатком этого преобразователя являются большие аппаратные затраты,. Наиболее близким по технической сушности и схемному решению является преобразователь кода в код с большим основанием, содержащий регистр, двухразрядный вычитатель блок управления, блок умножения на константу, вход которого соединен с выходом К-ого разряда регистра 2(где К - число разрядов преобразуемогокода) и с первым входом двухразрядноговычитателя, второй вход которого соединен с выходом (К)-ого разряда регистра, выходы блока умножения на константу соединены соответственно с третьими четвертым входами двухразрядного вычитателя, Кроме того, преобразователь. содержит группу элементов И для сдвигакода в регистре 2,Недостатком преобразователя являетсяотносительно низкое быстродействие, Внем преобразование К-разрядного .числаосуществляется за 2 К (К) + 1 тактов,Иель изобретения - увеличение скорости преобразования.Это достигается тем, что преобразователь содержит первый, второй, третий ичетвертый элементы И, первый и второйэлементы ИЛИ, выходы которых соединены соответственно с входами К-ого и первого разрядов регистра, первые входыэлементов ИЛИ соединены соответственнос выходами первого и второго элементов7328 8 х 3=24 запись со сдвигом 7245724521 73=2 1,запись со сдвигом 3И, в вторые входы - с выходами третьего и четвертого элементов И соответственно, выходы старшего и младшего разрядов двухрвзрядного вычитателя соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых соединены с первым выходом блока управления, выходы К-ого и (К)-ого разрядов регистра соединены соответственно с первыми входами третьеО го и четвертого элементов И, вторые входы которых соединены с вторым выходом блока управления.На фиг, 1 изображена блок-схема предлагаемого устройства; на фиг, 2 - диаграммы управляющих сигналов, вырабатываемые блоком управления устройства при преобразовании четырехрвзрядных кодов.Преобразователь кода содержит К-разрядный й-ичный регистр 1, где К - основание системы счисления, в которую переводится код, двухразрядный вычитатель 2, блок 3 умножения на константу четыре элемента И 4, 5, 6, 7, блок 8 ;.правления, Выход старшего (К-ого) рвз 25 ряда 9 регистра 1 соединен с входами блока 3 умножения нв константу и младшим разрядом 10 вычитвтеля 2, Выход (К)-ого разряда 11 регистра 1 подключен к второму входу 12 вычитателя 2,Выход старшего разряда 10 вычитателя2 через первый элемент И 4 и элемент ИЛИ 13 связан с входом младшего разряда регистра, Выход младшего разряда12 вычитвтеля через второй элемент И 5и элемент ИЛИ 14 объединен с входомпервого старшего разряда 9 регистра 1.Выход разряда 9 через третий элементИ 6 подключен к младшему разряду ре 40гистрв. Выход разряда 11 соединен через четвертый элемент И 7 с разрядом 9регистра 1, Блок 8 управления связан пошине 15 с элементами 6, 7, в по шине16 с элементами 5, 4.45Работа преобразователя рассматривает ся на примере преобразования К - разряд" ных кодов при К = 4.Все схемы, входящие в состав устройстве, предназначены для работы с кодами чисел в системе счисления с тем основанием, с которым необходмо получить результат; К - разрядный код целого числа,которое необходимо преобразовать,помешают в регистр 1, Код цифры, храня- шейся в разряде 9 регистра 1, поступает нв блок 3, где происходит умножение на константу, равную разности основвни 3 систем счисления, На вычитвтеле 2 из 524двух старших разрядов кода числа, поступающих на регистр 1, вычитается код числа, поступающий с выходов блока 3,На первых трех тактах из блока 8 пошине 16 на элементы И 4, 5 подаетсяразрешающий потенциал, вследствие чегокод разности с выхода вычитетеля 2 записывается в регистр 1 таким образом,что содержимое старшего разряда 10 вычитателя 2 записывается в младший разряд регистра 1, в содержимое разряда 12вычитвтеля 2 записывается в старший разряд регистра 1,Нв четвертом такте на элементы И 6,7 из блока 8 управления по шине 15 поступает разрешающий сигнал, в результатечего происходит сдвиг содержимого регистра 1 на один разряд влево, при этомкод, хранящийся в старшем разряде 9 регистре 1, переписывается в младший разряд, а код, хранящийся в разряде 11, записывается в разряд 9 регистра 1,Нв пятом и шестом тактах из блоха8 поступает по шине 15 управляющий сигнел нв элементы И 6, 7, в на седьмоми восьмом тактах управляющий сигнал пошине 16 посрпвет на элементы И 4, 5.На (К) -ом такте в регистре 1 получается код числа с новым основаниемсистемы счисления,Лдгоритм преобразования построен таким образом, что нв каждых К шагах (на.чиная с первого) последовательно обрабатываются К, Ки т,д, разрядов преобразуемого числа, Последующие К-(К),К-(К) и т,д. разряды промежуточногорезультата преобразования остаются безизменения.П р и м е р, Перевести6612 п -(х1010-7=363=18 661218 8124 запись со сдвигом8124247328526 .тип переводит за 241 такт, а предлагаемый преобразователь за 121 такт,запись со сдвигом613261320 сдвиг 132613260 сдвиг запись со сдвигом 3261326109236115На временной диаграмме управляющих сигналов (фиг, 2), которые формируются блоком 8 управления, показано, что на первых четырех тактах (К 4) коды разрядов поступают на двухразрядный вычи татель 2 и блок умножения 3 (т,е, осуществляются арифметические .операции над кодами разрядов) только на первых трех тактах и четырех, управляюшие сигналы с блока управления 8 на этих тактах 25 поступают на тактовую шину 16, На следующем такте (четвертом) управляюший сигнал поступает на шину 15, т,е, осуществляется только сдвиг промежуточного результата перевода без арифметической 30 обработки разрядов, На следующих четырех тактах (5-8) сигналы с блока управления на шину 15 поступают уже дважды (на 7 и 8 тактах), т,е. осуществляется два сдвига без арифметической обработки З 5 и т.д, Следовательно, количество "повторных сдвигов определяется алгоритмом перевода и равно 1 (где 1 - номер цикла перевода).Предлагаемый преобразователь облада ет более высоким быстродействием по сравнению с известными устройствами. Он осушествляет перевод К-разрядного числа за (К) тактов, в то время как из 2вестное устройство переводит К-разряд ное число за 2 К (К)+1 тактов, Например, 12-разрядный код устройство-протоФормула изобретения Преобразователь позиционного кода вкод с большим основанием, содержащийрегистр, двухразрядный вычитатель, блокуправления, блок умножения на константу, вход которого соединен с выходомК-ого разряда регистра (где К - числоразрядов преобразуемого кода) и с первым входом двухразрядного вычитателя,второй вход которого соединен с выходом(К)-ого разряда регистра, выходы блока умножения на константу соединены соответственно с третьим и четвертым входами двухразрядного вычитателя, о т л и-ч а ю ш и й с я тем, что, с целью увеличения скорости преобразования, он со=держит первый второй, третий и четвертый элементы И, первый и второй элементы ИЛИвыходы которых соединены соответственно с входами К-ого и первогоразрядов регистра, первые входы элементов ИЛИ соединены соответственно с выходами первого и второго элементов И,а вторые входы - с выходами третьего ичетвертого элементов И соответственно,выходы старшего н младшего разрядовдвухразрядного вычитателя соединены соответственно с первыми входами первогои второго элементов И, вторые входы которых соединены с первым входом блокауправления, выходы К-ого и (К)-огоразрядов регистра соединены соответственно с первыми входами третьего и четвертого элементов И, вторые входы которых соединены с вторым выходом блокауправления.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 9 315176, кл. б 06 Р 5/02, 1970,2, Авторское свидетельство СССР732852 7 ак глоде и юупьсь оставитель М, Ар ехред И. Асталош кийоррек леснико акто 54/10 Тираж 751 Подписн ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж 35, Раушсквя наб., д. 4/аказ филиал ППП Патент, г. Ужгород, ул, Проектная