Устройство для перевода комплексных чисел, представленных в двоичном коде в алгебраическую форму

лс-" е"та нлФ": Аят а Ц Союз Советскнх Соцналнстнческню Реслублнк(22) Заявлено 0505,77 (21) 2483037/18-24с присоединением заявки Мо(51)М, Кл. 6 06 Р ,5/02 Государственный комитет СССР по делам изобретений и открытий(72) Авторыизобретения Л.М. Трубицын, Н.И. Цупрев, М.И. Шпилевский и С.В. Бекетов Минский радиотехнический институт(54) УСТРОЙСТВО ДЛЯ ПЕРЕВОДА КОМПЛЕКСНЫХ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ В ДВОИЧНОМ КОДЕ, В АЛГЕБРАИЧЕСКУЮ ФОРМУ Изобретение относится к вычислительной технике и может применяться в вычислительных машинах, информационных системах и комплексах.Известно устройство перевода комплексных чисел из двоичного кода в алгебраическую Форму, содержащее блок суммирования и блок хранения степеней основания двоичного кода 1).Недостатком известного устройства является низкое быстродействие.Наиболее близко к предлагаемому устройство, содержащее регистр, сумматор мнимой части и сумматор действительной части комплексного числа, ,запоминающее устройство, блок элементов И, блок управления 2.Недостатком известного является низкое быстродействие, обусловленное цикличностью перевода, т.е. последовательным анализом всех разрядов регистраТ,: щ, (1) где Т- максимальное время перевода комплексного числа издвоичного кода в алгебраи.ческую Формущ " разрядность регистра; 22- - максимальное время длясуммирования двоичных кодов ьа сумматорах.Цель изобретения - повышение быстродействия устройства.гДля этого в устройство для перЬвода комплексных чисел, представленных в двоичном коде, в алгебраичес кую Форму,.содержащее регистр, сумматор действительной части и сумматор мнимой части комплексного числарблок управления, введены элементы НЕ,причем прямые входы разрядов сумма тора действительной части с номерами (1 = 4)с), (12 = 1 + 4)с), (1 З дф2 + 4)с), где )с = 0,1,2, подклю"чены к выходам разрядов регистра соответственно с номерами 21, (212 + 20+1), (21 + 1), прявые входы разрядов сумматора действительной частис номерами (3 + 4 к) и прямые, входызнаковых разрядов сумматоров действительной и мнимой части подключены 25 к шине логического нуля, инверсныевходы разрядов сумматора действительной части с номерами (11 4)с),(1 = 2 + 4%),(1 з= 3 + 4)с) подключе 2ны через элементы НЕ соответственно а 0 к выходам разрядов регистра с номера732851 мн (21,у + 1), 21 э, (21 у + 1), йнверсные входы разрядов сумматора действительной части с номерами (1 + 4 Й) и инверсные входы знаковых разрядов сумматоров действительной . и мнимой части подключены к шине ло гической единицы, пряьие входы разрядов сумматора мнимой части с номерами (пб = 4)с),(пз= 1+4)с), (и = 3+4)с), где " 0,1,2подключены соответстЯ 4венно к выходам разрядов регистра с номераэе( (2 п + 1), (2 пэ + 1), 2 пЭ прямые входы разрядов сумматора мйи" мой части с номераэе( (2 + 4 э подклю; чены к шине логического нуля, инверсные входы .разрядов сумматора мнимой части с номерами (и, щ 1 + 4%), (эх = 2 + 4)с), (пэ = 3 +4)с) через элементы НЕ подключены соответствен. но к выходам разрядов регистра с.номерами 2 п ,(2 п + 1),(2 п+ 1),инверсвходы разрядов суыкатора мнимой части с номерами (пи 41 с) подключены, к шине логической единицы, управляющие входы сумматоров действительной и эииэюй части подключены к выходу блока управления. Рпа а аю ооооооаооооэ + аоаооаоааооо -еваееаоаооо э + аааооаооаоо)оооооооооаоо - оооаоооаао)о оооооооооо)о + ооооооооао)а -ооаооооао)оо + ооаооооааооа оооооаооо)ао - ааоааоооо)оо оооооаааоаоа + ооааоаоо )аао(-1+ Э) На чертеже приведена функциональная схема устройства для случаяв = 10.устройство состоит из регистра1, сумматоров 2 и 3 действительнойчасти и мнимой части комплексногочисла,. элементов 4-10 НЕ, блока11 управления.Связи выходов разрядов регистраи входов разрядов сумматоров действительной и мнимой частей комплексного числа обусловлены следующим.Алгоритм перевода комплексныхчисел из двоичного кода в алгебраическую форму в известном устройствесостоит в последовательном сложении 15 степеней основания в соответствиисо значениями разрядов кода, напримерг = (1010 гол-(Э) = 1(-1 ++0(-1+ ) = 1+ дЗ,Щ В предлагаемом устройстве реализован метод а)(ализа разрядов действительной и мнимой частей степенейоснования.В таблице представлены степени 5 ОснЯвания ( 1 + 3)формула изобретения 0001001 001110 Сумма 001011 001110 (000011) 00100 01001 00011Отсюда г = -3 - 33 Иэ анализа таблицы следует,. чтодействительная и мнимая части степе,ней основания могут быть разныхзнаков: они кратны числу 2; значащиеразряды действительной и мнимой чрстей степеней основания (1 можетбыть только в одномразряде) имеющих .один знак, от степени к степенине повторяются. Отсюда следует, чтодля формирования действительной имнимой частей алгебраической формыкомплексного числа в связи с тем,что действительные и мнившие частистепеней основания могут быть разныхзнаков, сначала формируется положительная часть действительной и мнимой частей алгебраической формы, затем отрицательная часть. Полученныекоды складываются, например,г = (11100110)тод(- +,7)Положительная частьДействительная мнимая000 100 000001+ 000010001000001011 Отрицательная часть Действительная мнимая 0000001 000010При анализе таблицы степеней основания устанавливается взаимнооднозначное соответствие между разрядами регистра и сумматорами действительной и мнимой частей.Устройство работает следующим образом.Преобразующий код находится на регистре 1. С помощью элементов 4-7 НЕ получают обратный код числа, сформированного из отрицательных значений действительных частей степеней основания, а с помощью элементов 8-10 НЕ получают обратный код числа, сформированного из отрицательных значений мнимых частей степеней основания. Затем, по сигналу блока управления 11, коды сформированные из положительных значений действительных и мнимых частей степеней основания, и коды, сформированные из отрицательных значений действительных и мнимых частей степеней основания, поступают соответственно на сумматор 2 действительной части и сумматор 3 мнимой части, где сум. мируются. Код действительной части алгебраической формы комплексного числа появляется на выходах суммато.ра 2 действительной части, а кодмнимой части - на выходах сумматора3 мнимой части.Основное время при переводе эатра 5 чивается на суммирование(2)где Т - максимальное время перевода комплексного числа нздвоичного кода в алгебраи 10ческую форму.Выражение (2) определяется нециклическим характером процедуры перевода.Анализ выражений (1) и (2); показывает, что в предлагаемом устройст 5 ве время перевода не зависит от разрядности кода и оно в в раэ меньше,чем в известном устройстве,20Устройство для перевода комплексных чисел, представленных в двоичном коде, в алгебраическую форму,содержащее регистр, сумматор дейст 25 вительной части и сумматор мнимойчасти комплексного числа, блок управления, отличающееся тем,что, с целью повышения быстродейст"вия, устройство содержит элементы30 НЕ, причем пряьые входы разрядов сумматора действительной части с номерами (1 = 4)с), (1 г = 1 + 4)с),(1 З = 2 + 4)с), где к = 0,1,2,подключены к выходам разрядов регистра(21 +1),прямые входы разрядов сумматора действительной части с номерами(3+4)с) и пряьве входы знаковых разрядов сумматоров действительной и мни 40 мой части подключены к шине логичес-,,кого нуля, инверсные входы разрядовсумматора действительной части,с номерами (1, = 4)с),, (1 = 2 + 4)с), (1 = 3 + 4)с) подклю 45 чены через элементы НЕ соответственно к выходам разрядов регистра с номерами (21+ 1),(21),(21+ 1), инверсные входы разрядов сумматорадействительной части с номерами(1 + 4 к) и инверсные входы знаковыхразрядов сумматоров действительнойи мнимой части подключены к шинелогической единицы, прямые входыразрядов сумматора мнимой части сномерами (п = 4)с), (пв = 1 + 4 к),+ 1), (2 пз + 1), (2 пЗ), прямые входыразрядов сумматора мнимой части с60 номерами (2 .+ 4 Ь) подключены к шинелогического нуля, инверсные входыразрядов сумматора мнимой части сномерами (и = 1 + 4%), (и З =2 + 4%), (пз = 3 + 4 к) через эле 65 менты НЕ подключены соответственно732851 Состав Техред едактор Л. Ве вск каз комитета СС открытий ушская наб.сное 4/5 филиал ППП Патент.ф, г. Ужгород, ул ктна к выходам разрядов регистра с номерами 2 п, (2 пв + 1) ф (2 пз + 1) финверсные входы разрядов сумматорамнимой части с номерами (п4 Е)подключены к шине логической единицы, управляюшие входы сумматоровдействительной и миней части подключены к выходу блока управления. 86 Тираж 7 ЦНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Источники информации,принятые во внимание при экспертизе1. Вопросы радиоэлектроники. Серия Х 11, вып. 9, 1966, с. 66-68.2. Акушский И.Я. и др. Основы машинной арифметики комплексных чисел.,Алма-Ата, Наука, 1970, с. 98