Преобразователь двоичного кода в двоично-десятичный и обратно

ОП ИСАКИИ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсникСоциалистическиеРеспублик 11732853(23)Приоритет оа делам изобретений и открытий(54) ПРЕОБРАЗСВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНОДЕСЯТИЧНЫЙ И ОБРАТНО1Изобретение относится к цифровой вычислительной технике и может быль использовано при построении двоично-десятичных преобразователей кодов.Известен преобразователь двоичного кода в двоично-десятичный и обратно, содержащий регистр двоичного числа, регистр двоично-десятичного числа, формирователь эквивалентов, переключатель эквивалентов, одноразрядный сумматор и блок управления ЯНедостатком известного преобразователя является низкое быстродействие, что связано с последовательным принципом обработки значений разрядов.Наиболее близким по технической сущности и схемному решению является преобразователь двоичного кода в двоичноЭдесятичный и двоично-десятичного кода в двоичный, содержащий двоичный регистр, регистр двоично-десятичных чисел, блок двоично-.десятичных эквивалентов, распределитель импульсов, генератор импульсов, первую, вторую и третью группы элементов И, первые входы которых соединеныс группой выходов, распределителя импульсов, вторые входы первой группы элементов И соединены с выходами двоичногорегистра, а выходы первой группы элементов И соединены с выходами третьей группы элементов И и со входами блока двтично-десятичных эквивалентов, выходывторой группы элементов И соединены совходами двоичного регистра, выход генератора импульсов соединен со входом распределителя импульсов, выход которогосоединен с первым входом генератора импульсов 2. Кроме того, известный преобразовательсодержит многовходовой реверсивный двоичко-десятичный счетчик, делитель частоты, триггер знака результата,Недостатком этого преобразователя является относительно низкая скорость преобразованы, связанная с тем, что на суммирование или вычитание двоично-десятичного эквивалента поступает девять тактов,Е 1 ель изобретения - увеличение скорости преобразования,Это достигается за счет того, что преобразователь содержит двоично-десятичный сумматор, схему сравнения, четвертую группу элементов И, элемент ИЛИ,первый и второй элементы И, элемент НЕ,выход которого соединен с первым входом элемента ИЛИ, второй вход которогосоединен с выходом первого элемента Ии вторыми входами всех элементов И второй группы, выход элемента ИЛИ соединенс первыми входами всех элементов И четвертой группы, вторые входы-которых соединены с выходами двоично-десятичногосумматора, подключенными к первой группе входов схемы сравнения, выходы элементов И четвертой группы соединены свходами регистра двоично-десятичных чисел, выходы которого соединены с первыми входами двоично-десятичного сумматора,вторые входы которого соединены с выходами блока двоично-десятичных эквивалентов, первый и второй выходы схемы срав 25пения соответственно соединены с первыми входами первого и второго элементовИ, вторые входы которых соединены свходом элемента НЕ и со вторыми входами всех элементов И четвертой группы,30выход второго элемента И соединен совторым входом генератора импульсов, вторея группа входов схемы сравнения соединена со входами преобразователя.На чертеже изображена функциональная схема устройства.Устройство преобразования разрядногодвоичного числа в двоично-десятичное иобратносодержит двоичный регистр 1,блок 2 двоично-десятичных эквиввдентовдвоично-десятичный сумматор 3, регистр4 двоично-десятичных чисел, распределитель 5 импульсов, схему 6 сравнения,шины 7 двоично-десятичного числа, управляюцую шину. 8, генератор 9 импульсов,первый и второй элементы И 10 и 11,элемент ИЛИ 12, элемент НЕ 13, шины14 двоичного числе, первую, вторую, третью и четвертую группы элементов И 1518 а0Выходы распределителя подключены нагруппы элементов И 15 и 17, на вторыевходы которых подключены выходы разрядов двоичного регистра 1. Выходы элементов И из групп 15 и 17 подключенына входы блока 2 двоично-десятичных эквивалентов, выходы которого подключенына входы двоично-десятичного сумматора3. Выходы сумматора подключены через вентили группы элементов И 18 па входы сумматоре,Выходы сумматора подключены такжена входы схемы срввнения 6, нв вторыевходы которой подключены шины 7 двоично-десятичного числе, Выходы распределителя импульсов подключены также нввходы элементов И 16 второй группы,на вторые входы которых подключен элемент И 10, выход сигчаде "больше, равно схемы сравнения, Выход сигнала равенстве схемы сравнения 6 через второйэлемент И 11 подключен на вход "сбросгенератора импульсов 9. Выход элементаИ 10 через элемент ИЛИ 12 подключенне входы вентилей элементов И 18 четвертой группы, Не эде:лепт ИЛИ 12 поступает также сигнал с выхода элементаНЕ 13.Устройство работает следующим образом,В режиме преобразования двоичногочисла в двоично-десятичное на управляющую шину 8 подеется пулевой потенциал,Через шины 14 в двоичный регистр 1 записывается код преобразуемого двоичногочисла, Затем включается генератор 9 импульсов. Превый импульс с первого выхода распределителя импульсов опрашиваетстарший разряд двоичного регистра, Приединичном значении разряда сигнал поступает на вход блока 2 двоично-десятичныхэквивалентов, с выходов которого десятичный эквивалент старшего разряда заносит-ся в двоично-десятичный сумматор 3. Сдедуюшчй импульс со второго выхода распределителя импульсов опоашивает следующий разряд регистра 1 и гри наличии внем единицы сигнал с выхода элемента Ииз группы 15 поступает на вход блокаэквивалентов, С выходов последнего десятичный эквивалент второго разряда гоступает в сумматор 3, где суммируетсяс предыдущим значением и т,д, После опроса всех разрядов импу,тьс с выхода распределителя вь 1 ключает генератор импульсов, В режиме преобразования двоично-десятичного числа в двоичное на шину 8 подается единичный потенциал, Нв шину 7подается потенциальный двоично-десятичный код преобразуемогс числа, триггерырегистра 1 устанавливаются и нудь,Затем включается генератор импульсови импульс с первого выхода распределителя импульсов через открытый элементИ из группы 17 поступает на блок 2 эквивалентов. С выхода блока 2 на сумматор поступает двоично-десятичный зквива732853б Источники информации,принятые во внимание при экспертизеФормула изобретения 55 1. Авторское свидетельство СССР М 526886, кг, б 06 Р 5/02,26,02,74, Преобразователь двоичного кода в двоично-десятичный и обратно, содержащий двоичный регистр, регистр двоично-деся 2. Авторское свидетельство СССР позаявке М 2468249/24, 1976,лент старшего двоичного разряда, Есликод на шинах 7 равен коду, поступающему с сумматора, сигнал с выхода равенства схемы 6 сравнения выключает генератор импульсов. Если код на шинах 7больше кода, поступаюшего с сумматора,то открыты элементы И 18 четвертойгруппы, элемент И старшего разряда вгруппе 16. По окончании первого тактового импульса в регистр 4 двоично-десятичного числа (так же как и в случае равенства кодов) запишется десятичный эквивалент старшего двоичного разряда иединица в старший разряд двоичного регистра, Если код на шинах 7 меньше кода поступающего с выходов сумматора,то регистр 4 и регистр 1 после первоготакта не изменяет своих значений. Второй тактовый импульс через открытый элемент И из группы 17 поступает на следуюший вход блока эквивалентов 2, с выходов которого на сумматор поступаетдесятичный эквивалент следуюшего двоичного разряда. С выходов сумматора насхему 6 сравнения поступает сумма эквивалента второго разряда и содержимогорегистра. Если код суммы равен коду нашинах 7, то сигнал со схемы 6 сравнения выключает генератор импульсов, Есликод на шинах 7 больше кода, поступаюшезого с выходов сумматора, то открыты элементы И из группы 18 и элемент И изгруппы 16. По окончании второго тактового импульса в регистр 4 двоично-десятичного числа запишется упомянутая сумма и единица во второй разряд регистра1. В противном случае содержимое регистра сумматора и регистра 1 не изменитсяи т,д, Таким образом, после выключения4 огенератора выходным сигналом распределителя импульсов 5 (или ранее) в регистре 1 будет содержаться двоичный эквивалент преобразуемого двоично-десятичногочисла,45Быстродействие устройства при прямоми обратном преобразовании остается одинаковым, поскольку число тактов работыустройства в обоих режимах равно числуразрядов преобразуемых чисел, что в 950раз меньше количества тактов преобраз.вателя тичных чисел, блок двоично-десятичныхэквивалентов, распределитель импульсов,генератор импульсов, первую, вторую итретью группы элементов И, первые входы которых соединены с группой выходовраспределителя импульсов, вторые входыэлементов И первой группы соединены свыходами двоичного регистра, а выходыэлементов И первой группы соединены свыходами элементов И третьей группыи со входами блока двоично-десятичныхэквивалентов, выходы элементов И второйгруппы соединены со входами двоичногорегистра, выход генератора импульсов соединен со входом распределителя импульсов,выход которого соединен с первым входом генератора импульсов, о т л и ч аю щ и й с я тем, что, с целью,увеличения скорости преобразования, он содержитдвоично-десятичный сумматор, схему сравнения, четвертую группы элементов И,элемент ИЛИ, первый и второй элементыИ и элемент НЕ, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И и вторыми входами всехэлементов И второй группы, выход элемента ИЛИ соединен с первыми входами всехэлементов И четвертой группы, вторыевходы которых соединены с выходами двоично-десятичного сумматора, подключенными к первой группе входов схемы сравнения, выходы элементов И четвертойгруппы соединены с входами регистов логично-десятичных чисел, выходы которо осоединены с первой группой входов аьылно-десятичного сумматора, вторая группавходов которого, соединена с выходамиблока двоичнс-десятичных эквивалентов,первый и второй выходы схемы сравнениясоответственно соединены с первыми входами первого и второго элементов И,вторые входы которых соединены с входомэлемента НЕ и со вторыми входами всехэлементов И четвертой группы, выход второго элемента И соединен со вторым входом генератора импульсов, вторая группа входов схемы сравнения соединена совходами преобразователя,