Ассоциативное запоминающее устройство

. 4сЯЛТй.м . . и:Оибпн,: т 7:.:; ., еБ;-ъИ Е ц 477463 Союз Советских Социалистицеских Республик(б 1) ополнительное к авт. свнд-ву -М, Кл. 6 11 с 15/00 явлено 13,11.72 (21) 1847317/18-24рисоединением заявки-22) 3 Государственный комитет Совета Министров СССР оо делам изобретений и открытий. В. Городний нститут им. 50-летияй революции Киевский Ордена Ленина политехнический Великой Октябрьской социалистичес) АССОЦИАТИВНОЕ ЗА Изобретение относится к области запоминающих устройств.Известно ассоциативное запоминающее устройство, содержащее адресный накопитель, выход которого соединен с одними входами схем ИЛИ первой группы, выходы которых через блок декодирования подключены к регистру слова, соединенному с блоком кодирования, ассоциативный накопитель, входы которого подключены к выходу регистра адреса и выходам схем ИЛИ второй группы; счетчик, вход которого подключен к блошку управления, а выход - к дешифратору, распределительный блок, вход которого соединен с дешифратором, а выход - с регистром страницы; дешифраторы страниц, один из которых подключен к адресному накопителю, а другой - к регистру страницы, группы схем И, триггер,Недостатком известного устройства является то, что отказ одной или нескольких ячеек, кратность которого превышает коррек. тирующую способность блока декодирования, приводит к снижению информационной емкости устройства на одну или несколько страниц, так как содержащие отказавшие ячейки страницы являются неработоспособными.Описываемое устройство отличается от известного тем, что оно содержит схему определения режима работы, входы которой под. Корнейчук и А. И, Небукин ключены к одному из,выходов ассоциативного накопителя и выходам регистра страницы и блока управления, а выход - ко входу триггера, выходы которого соединены с блоками 5 кодирования и декодирования и с управляющими входами схем И; информационные входы схем И первой и второй групп подключены к другому выходу ассоциативного накопителя, а выходы - к другим входам 10 схем ИЛИ первой группы и входам блокадекодирования соответственно; информационные входы схем И третьей и четвертой групп соединены с выходами блока кодирования, а выходы - со входами схем ИЛИ 15 второй группы.Указанные отличия позволяют увеличитьинформационную емкость устройства и повысить надежность его работы.На чертеже изооражена блок-схема за.20 поминающего устройства,Устройство содержит регистр адреса 1 совходом 2. Выход 3 регистра 1 соединен с адресным накопителем 4 и со входом ассоциативного накопителя 5, Выход накопите ля 5 соединен с другим входом регистра 1.Накопители 4 и 5 имеют страничную организацию, а емкость их составляет соответственно Л и К ячеек (где ЛтК) или р и д страниц. Выход б накопителя 4 соединен с зО одними входами схем ИЛИ 7 первой груп 47746350 55 бо 65 3пы, с другими входами которых через первую группу схем И 8 связан выход накопителя 5, а выходы схем ИЛИ 7 соединены со,входом блока декодирования 9. Выход накопителя 5 через вторую группу схем И 10 связан со входом блока 9, Выход блока 9 соединен с одним входом регистра слова 11, имеющим выход 12 и другой вход 13. Другой выход регистра 11 связан со входом блока кодирования 14, Выход блока 14 соединен со входом накопителя 4 н через третью группу схем И 15 - ,с одними входами схем ИЛИ 16 второй группы, с другими входами которых связаны через четвертую группу схем И 17 выходы блока 14, а выходы схем ИЛИ 16 соединены со входом накопителя 5,Управляющий выход блока 9 связан с блоком управления 18, имеющим вход 19 и выход 20, и со входом счетчика 21, Выход счетчика 21 соединен с блоком 18 и через дешифратор 22 - со входом распределительного блока 23. Выход блока 23 связан со входом триггера переполнения 24, выходы которого соединены с блоком 18, Блок 23 связал с регистром страницы 25, содержащим р разрядов (по числу страниц накопителя 5), Выход регистра 25 соединен через дешифратор страницы 26 с блоком 18 и непосредственно - с одним входом схемы 27 определения режима работы. Другой вход схемы 27 связан с выходом накопителя 5, а выход соединен со входом триггера 28, Один выход триггера 28 связан с управляющими входами схем И 8, 15, а другой - с управляющими входами схем И 10, 17; кроме того, оба выхода триггера 28 соединены со входами блоков 9 и 14.Выход регистра 1 связан через дешифратор страницы 29 с одними входами схем И 30 пятой группы. Другие входы схем И 30 соединены с выходом регистра 31 разрешения обращения к странице, содержащего р разрядов (по числу страниц в накопителе 4), а выходы схем И 30 связаны с блоком 18, Регистр 31 имеет вход 32.Входы 33 и 34 схем И 8 и 10, а также входы 35 и 36 схем И 15 и 17, подключенные соответственно к выходам накопителя 5 и блока 14, являются информационными.Устройство работает следующим образом.В исходном состоянии, когда в устройстве отсутствуют отказавшие ячейки, счетчик 21, регистр 25, триггеры 24 и 28 и регистр 31 находятся в нулевом состоянии, по мере появления ячеек с отказами содержимое счетчика 21 и регистра 25 будет изменяться, соответственно будет меняться режим работы накопителя 5,Триггер 28 задает один из двух возможных режимов работы устройство в зависимости от того, к исправной илп отказавшей ячейке происходит обращение,Допустим, до данного момента в устройстве отсутствовали отказавшие ячейки. При 1 О 15 20 / 25 зо 35 4 о 5 4этом все страницы накопителя 5 работают в первом режиме.При обращении к ячейке и (1 си =Ь"+К) адрес ее записывается на регистр 1, Триггер 28 остается в исходном положении (даже если ячейка находится в накопителе 5 (А+1 а Л+К) и из него в схему 27 поступает сигнал наличия адреса).Прп записи слово с регистра 11 поступает в блок 14 и записывается в накопитель (при 1иУ) плп через группу схем И 15: группу схем ИЛИ 16 - в накопитель 5 (Л+1-= и= У-Е).Прп считывании слово из накопителя 4 через группу схсм ИЛИ 7 либо из накопителя 5 через группу схем И 8 и группу схем ИЛИ 7 поступает в блок 9, а с его выхода записывается в регистр 11. Блок 9 определяет наличие отказа в ячейке и, если ячейка исправ и, слово с регистра 11 выдается па выход 12,В случае обнаружения отказа в ячейке и правильное слово получают, например, путем считывипья из внешней памяти, (па чертеже не показана), затем, наприме, последняя (д-я) страница накопителя 5 переводится во второй режим работы, при котором ячейки ее будут использоваться для обеспечения работоспособности отказавших ячеек устройства, в частности, ячейки и (емкость устройства при этом уменьшится на одну страницу и будет составлять (р+д - 1) страниц). Пере вод О-й страницы накопителя 5 во второй режим работы осуществляется следующим образом, При обнаружении отказа в счетчик 21 записывается единица, которая через дешифратор 22, блок 23 поступает, например, в д-й разряд регистра 25, соответствующий д-й страшсще накопителя 5. После дешифрации на выходе дешифратора 26 появляется сигнал па освобождение д-й страницы накопителя 5, по которому информация из этой страницы выводится в другое запоминающее устройство. Затем, например, в первую ячейку адрс;сного поля су-й страницы накопителя 5, переведенной во второй режим работы, заносится адрес отказавшей ячейки и, предварительно записанный в регистр 1. При обращении к отказавшей ячейке и после записи ее адреса в регистр 1 из накопителя 5 в с.сему 27 поступает сигнал наличия адреса и происходит переключение триггера 28 (так как в о-й разряд регистра 25, соответствующий О-й странице накопителя 5, содержащей ячейку и, записана единица). Триггер 28, переключаясь, осуществляет изменение структуры блоков 9 и 14 таким образом, что, если раньше онн использовали, например, групповой код (п 1 г), то после изменения их структуры они используют групповой код (пь г), где п .-2 п,. В этом случае устройство переводится во второй режим работы.Рассмотрим второй режим работы устрой5 1 О 15 20 25 5ства (при обращении к отказавшей ячейке).При записи слово с регистра 11 поступает в блок 14 измененной структуры, а с его выхода записывается в ячейку сс накопителя 4 и через группу схем И 17 и группу схем ИЛИ 16 - в первую ячейку информационного поля а- страницы накопителя 5, имеющую ассоциативный признак сПрн считывании слово из накопителя 4 через группу схем ИЛИ 7 и из накопителя 5 через группу схем И 10 поступает в блок 9 измененной структуры, а с его выхода записывается в регистр 11 и выдается на выход 12,По мере обнаружешя отказов в ранее исправных ячейках осуществляется заполнение д- страницы накопителя 5; адреса отказавших ячеек заносятся в ячейки адресного поля О-й страницы накопителя 5, после чего ячейки информационного поля этой страницы начинают работать в паре с отказавшими ячейками (емкость устройства при этоь остается постоянной и составляет (р+д - 1) страниц). Содержимое счетчика 21 каждый раз, когда обнаруживается отказавшая ячейка, увеличивается на единицу, указывая номер ячейки адресного поля д-й страницы накопителя 5, в которую должен быть занесен адрес отказавшей ячейки. Так, например, если вслед за ячейкой и отказала вторая ячейка Р, содержимое счетчика 21 увеличится на единицу и адрес р будет записан в следующую - вторую ячейку адресного поля д-й страницы накопителя 5.По заполнении д-й страницы накопителя 5 счетчик 21 при этом будет установлен в нулевое состояние; обнаружение отказа в сле дующей ранее исправной ячейке у приводит к тому, что следующая (д - 1)-я страница накопителя 5 переводится во второй режим работы, Перевод (су - 1)-й страницы во второй режим работы и занесение адреса отказавшей ячейки ъ в ячейку адресного поля (д - 1) -й страницы осуществляется аналогично тому, как это было сделано для д-й страницы и ячейки а (емкость устройства при этом уменьшится еще на одну страницу и будет состав, ять (р+ д - 2) страниц),Заполнение (д - 1) -й страницы накопите ля 5 по мере обнаружения отказов в ранее исправных ячейках (при постоянной емкости памяти, составляющей (р+ - 2) страниц) Осуществляется по аналогии с заполнением д-й страницы накопителя 5.По заполнении (д - 1)-й страницы накопителя 5 с обнаружением отказа в следующей ранее исправной ячейке во второй режим переводится (а - 2)-я, по заполнении (су - 2)-й - (су - 3)-я и т, д., пока не будет заполнена первая страница накопителя 5. Емкость устройства при этом с переводом во второй ре жим очередной г-й страницы накопителя 5 (1 с г ,д) будет уменьшаться на одну страницу, оставаясь при заполнении 1-й страницы постоянной. 30 3540 45 55 60 бе 6По заполнении первой страницы накопителя 5 счетчик 21 при этом будет установлен в нулевое состои)ие; прп обнаружении отказа в следующей ранее исправпон ячейке в счетчик 2 записывается единица, котора; через дешифратор 22, блок 23 обеспечивает переключение триггера 24. При этом производится определение, например, программным путем номера 1-й (1:. 1:-, р) страницы накопителя 4, содержащей максимальное число отказавшихся ячеек, после чего информация,-принадлежащая 1-й странице, выводится нз накопителей 4 и 5. В 1-й разряд регистра 31, соответствующий 1-й странице накопителя 4, по входу 32 записывается единица, запрещающая обращение к ячейкам 1-й страницы, которая может быть теперь удалена для замены исправной страницей, После установки исправной -й страницы накопителя 4 в нее записывается выведенная ранее информация; 1-й разряд регистра 31 предварительно устанавливается в нулевое состоя пие, а освободившиеся ячейки накопителя 5 могут быть использованы либо для хранения новых слов, либо для обеспечения работоспособности вновь отказавших ячеек. Предмет изобретения Ассоциативное запоминающее устройство, содержащее адресный накопитель, выход которого соединен с одними входами схем ИЛИ первой группы, выходы которых е рез блок декодирования подключены к регистру слова, соединенному с блоком кодирования, ассоциативный накопитель, входы которого подключены к выходу регистра адреса и выходам схем ИЛИ второй группы, счетчик, вход которого подключен к блоку управления, а выход - к дешифратору, распределительный блок, вход которого соединен с дешифратором, а выход - с регистром страницы, дешифраторы страниц, один из которых подключен к адресному накопителю, а другой - к регистру страницы, группы схем И, триггер, отгача(ошееся тем, что, с целью увеличения информационной емкости устройства и повышения надежности его работы, оно содержит схему определения режима работы, входы которой подключены к одному из выходов ассоциативного накопителя и выходам регистра страницы и блока управления, а выход - ко ходу триггера, Быход 1: которого соедИнены с блоками кодирования и декодирования и с управляющими входами схем И, информационные входы схем И первой и второй групп подключены к друго му выходу ассоциативного накопителя, а вы ходы - к другим входам схем ИЛИ первой группы и входам блока декодирования соответственно, информационные входы схем И третьей и четвертой групп соединены с выходами блока кодирования, а выходы - со входами схем ИЛИ второй группы.д,15 п 10,17 Составитель В. РудаковРедактор Б. Нанкина Техред 3, Тараненко 1(орректор Л. Орлова одписное в СССР МОТ, Загорский филиал Заказ 3656 Изд,1638 ЦНИИПИ Государственного по делам из 113035, Москва, Ж Тираж 648комитета Совета Министбретений и открытий5, Раушская наб., д, 415