Запоминающее устройство на интегральных схемах
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(1 и 477462 О ПИЗО К АВоО ИСАНИЕБРЕТЕ Н ИЯСКОМУ СВИДЕ 7 ЕЛЬСГВУ Союз Советских Социалистицеских Республик(22) Заявлено 24,10.72 (21) 1839429/18-24 соединением з Государственный комитет Совета Министров СССР по делам изобретений и открытий(23 итет -К 681,32 (088.8 Опубликовано 15,07.75, Бюллетень МДата опубликования описания 06.12,76 Авторизобретения В. В. Шаповалов и Г. Н, Оныки И(54) ЗАПОМИНАЮ УСТРОЙСТВО НА ИНТЕГРАЛЬНЬХЕМАХ 2 Это достигается тем, чт лустройство содержит преобр ьного кода в код сочетаний о г, где2,3 и, причем выходы ого реги 5 стра соединены с входами зователя,выходы которого соединены с др ыми входами накопителя,Предлагаемое устройство представлено начертеже, где;го 1 - адресный регистр, 2 - преобразователь в код сочетаний из гг по г, 3 - накопитель, составленный из интегральных схем,4 - интегральная схема, имеющая гг адресных входов, 5 - запоминающая ячейка,15 Сигналы с выхода адресного регистра 1поступают на входы преобразователя 2, выходы которого связаны с адресными входаминакопителя 3, составленного из интегральныхсхем 4, содержащих запоминающие ячейки 5,20 Каждая ячейка выбирается совпадением сигналов, поступающих по г из гг входов, например, г =2. Количество адресуегмых ячеек привыборке кодом сочетаний равно С;, . Дляг=2 количество запоминающих ячеек равно25 п(п - 1)- , что уже оольше, чем количество запоминающих ячеек при матричной выборке.Максимальное значение достигается прии агаемое двоичне а- еНедостатком извес емкость при фиксиЦелью изобрете общей емкости,нак ном числе входов. г - ,О 2Изобретение относится к области вычислительной техники.Известны запоминающие устройства (ЗУ) на интегральных схемах, содержащие адресный регистр и накопитель.Максимальное число входных и выходных выводов в интегральной схеме определяется технологией производства кристаллов и является величиной строго ограничиваемой. Количество запоминающих ячеек в кристалле зависит от числа адресных входов в ием и от системы выборки адресуемых ячеек. Обычно адресация осуществляется при помощи дешифратора, преобразующего код адреса, поступающий с адресного регистра, в унитарный код, выбирающий определенную запоминающую ячейку. Если дешифратор расположен в одном кристалле вместе с з поминающими ячейками, то при такой сист ме выборки количество адресуемых ячеек в кристалле равно числу адресных входов в кристалле. Матричная выборка позволяет увеличить количество запоминаю)щих ячеек вл - кристалле при и адресных входах до2 ных ЗУ является малая ованном числе входов. гия является увеличение опителя при фиксирован) Ю С.ЫгЧЫг)Щф /477462 1 1 1 фФ Составитель Г. Опыкий Техред 3. Тараненко Редактор И. Шубина 1(орректор Т. Гревцова Заказ 3656 Изд.1638 Тираж 648 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д, 4/5МОТ, Загорский филиал 3Таким образом, преимуществом данного устройства является то, что используя вместо обычного дешифратора, преобразующего двоичгный,код в унитарный, преобразователь двоичного кода в код сочетаний из и по г, можно осуществить выборку запоминающих ячеек накопителя кодом сочетаний, что позволяет значительно увеличить емкость нако пителя при фиксированном числе адресных входов,Г4формула изобретенияЗапоминающее устройство на интегральных схемах, содержащее адресный регистр и накопитель, отличающееся тем, что, с целью увеличения общей емкости накопителя при фиксированном числе его адресных входов и, опо содержит преобразователь двоичного кода в код сочетаний из и по г, где г=2,3 и, причем выходы адресного регистра соедине.10 ны с входами преобразователя, выходы которого соединены с адресными входами,накопителя.
СмотретьЗаявка
1839429, 24.10.1972
ИНСТИТУТ ЭЛЕКТРОННЫХ УПРАВЛЯЮЩИХ МАШИН
ШАПОВАЛОВ ВЛАДИМИР ВАСИЛЬЕВИЧ, ОНЫКИЙ ГАЛИНА НИКОЛАЕВНА
МПК / Метки
МПК: G11C 11/34
Метки: запоминающее, интегральных, схемах
Опубликовано: 15.07.1975
Код ссылки
<a href="https://patents.su/2-477462-zapominayushhee-ustrojjstvo-na-integralnykh-skhemakh.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство на интегральных схемах</a>
Генератор случайного процесса
Номер патента: 1111159
Опубликовано: 30.08.1984
Авторы: Баканович, Волорова, Попов
МПК: G06F 7/58
Метки: генератор, процесса, случайного
...распределения вероятностей Г(Х,Х,.Х) формируется на основе многомерной случайной величины Х =Х,Х,ХПри этом осуществляется не цикли.ческое формирование реализаций многомерной случайной величины Х,Х,Х,а непрерывное генерирование одной составляющей многомерной случайной величины Х(г)(=0,1,2, ,),ЭО причем любая совокупность и соседних значений случайного процесса Х(г.-п+1), Х(й-п+2), , Х(-1), Х(С, подчиняется заданной многомерной функции распределения вероят- З 5 ностей. формируемые непосредственно после пуска генератора (п-.1) значения случайного процесса являются искаженными, так как генерируются в отсутствие набора предшествующих знаО чений. Поэтому передача на выход устройства значений, формируемых непосредственно после пуска...
Устройство для измерения составляющих прямой и обратной последовательностей напряжений трехфазных генераторов
Номер патента: 1472847
Опубликовано: 15.04.1989
Авторы: Артеменко, Савелов, Шалыгин
МПК: G01R 29/16
Метки: генераторов, напряжений, обратной, последовательностей, прямой, составляющих, трехфазных
...11; выходы Выполнено" (В) приемопередатчиков 6 и 7 объединены и подклю чены к входу "Синхронизация пассивного устройства" (СИП) микроЭВМ 11,Устройство работает следующим образом.Трехфазный генератор непосредст венно или через редуктор приводит во вращение вал преобразователя угол - код 4, который Формирует последовательность импульсов, равно отстоящих друг от друга, и число которых оста ется постоянным за период напряжения генератора, т,е. количество импульсов преобразователя ч за период сигнала не зависит от продолжительности этого периода или частоты. При поступлении импульса от преобразователя 4 на входы "Пуск" АЦП 1 и 2 осуществляется преобразование в код мгновенных значений напряженЖ, приложенных : данный момент времени к...
Устройство для подсчета количества единиц в двоичном числе
Номер патента: 1569822
Опубликовано: 07.06.1990
Авторы: Алсынбаев, Забелин, Ким, Осипов
МПК: G06F 7/50
Метки: двоичном, единиц, количества, подсчета, числе
...половину входов преобразователя 4 посылаются инверсные значения выходов матрицы 10.Работа преобразователя 4 уплотненного кода в код количества единиц описывается следующими Формулами (дляслучая п=8);а,=Ь,;а,=Ь, Ь;а=Ь, Ь,ЧЬ Ьб;а=Ь, Ь,1 Ь,ЬЬ, Ь,уЬ,Ь 7,где Ь,ЬЬ.Ь 7 - сигналы на входах преобразователя 4;а,а , 1,а З - Сигналь 1 на вь 1- ходах преобразователя 4,Сигналы через выходной регистр 2поступают на выходы 6. В результатена выходах 6 устройства образуетсякод количества единиц во входном числе. ИнФормация о соотношении нулей иединиц на входе 11 может быть обеспечена аналоговыми пороговыми элементами,Формула из о бретенияУстройство для подсчета количестваединиц в двоичном числе, содержащее входной регистр, выходной регистр,...
Устройство для подсчета количества единиц в двоичном числе
Номер патента: 1795455
Опубликовано: 15.02.1993
Авторы: Алсынбаев, Забелин, Ким, Осипов
МПК: G06F 7/50
Метки: двоичном, единиц, количества, подсчета, числе
...узел 7 управляемой инверсии, узел45 8 формирования уплотненного кода, элемент НЕ 9 и модифицированную матрицумодулей 10. Устройство содержит такжевход 11 признака непревышения половиныколичества единиц в двоичном числе. Моди 50 фицированная матрица 10 содержит. модули12, каждый из которых содержит элементИЛИ 13 и элемент И 14, кроме того, модифи- .цированная матрица 10 содержит группуэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и груп 55 пу элементов И 16.Устройство работает следующим образом.На входной регистр 1 через входы устройства 5 заносится код числа. С выходоввходного регистра 1 код числа передается50 на узел 7, управляемый по входу 11, Пусть сигнал "1" на входе 11 информирует устройство о том, что число единиц в обрабатываемом коде не...
Программное устройство для вычислительноймашины
Номер патента: 254204
Опубликовано: 01.01.1969
Авторы: Бел, Меерович, Немшилов, Сулин, Сыпченко, Юиаоров
МПК: G06F 9/06
Метки: вычислительноймашины, программное
...машины (при осуществлении условных и безусловных переходов в программе), либо с матриц 5 и б шифратора, формирующего код номера очередной команды.Узлы 1 и 2 имеют соответственно т и п входов и 2" и 2" выходов, каждый из которых подключен ко входу своего ключа (3 и 4), При опросе дешифратора выбирается пара ключей, один из которых принадлежит схеме 3, второй - схеме 4.Провода, связанные с выходами ключей схемы 3, прошивают сердечники матрицы 5 шифратора после чего каждый провод разветвляется на 2" направлений. Провода с выходов ключей блока 4 прошивают сердечники матрицы б шифратора после чего разветвляются на 2 направлений.Таким образом, образуется 2 "+" шин, каждая из которых соответствует определенному номеру команды. Импульс тока,...
Предыдущий патент: Амплитудный радиоимпульсный триггер
Следующий патент: Ассоциативное запоминающее устройство
Случайный патент: Устройство для формования сотового заполнителя панели из ленты