Логическое запоминающее устройство

ОПИСАНИ.,( ц 477464 Союз СоветскихСоциалистицеснихРеспублик ИЗОБРБТБН ИЯ К АВТОРСХОМУ СВКДИВЛЬСТВУ(51) М. Кл. С 11 с 15/00 Гааудвратввиный камитвт Саввта Миниатрав СССР ва двлам изабрвтвний и открытий(088.8) 7,75. Бюллетень2 Опубликова Дата опубликования описания 06,12.76 2) Авторы изобретени П. Балашов, В. В, Васильев и Т. Э. Темирханов Ленинградский ордена Ленина электротехнический институт имени Ульянова (Ленина)(54) ЛОГИЧЕСКОЕ ЗАПОМИ НАЮЩЕЕ УСТРОЙСТВО Предлагаемое изобретение относится кобласти запоминающих устройств (ЗУ) и может быть применено в цифровых вычислительных машинах.Известно на ЗУ МОП-транзисторах, выполняющее функции записи, хранения и считывания с разрядной организацией структуры,Недостатком таких ЗУ является ограничевность функциональных возможностей. 10Целью предлагаемого изобретения является расширение функциональных возможностей ЗУ, т. е. реализация в ЗУ кроме функций записи, хранения и считывания широкогонабора логических операций. 15Предлагаемое устройство отличается тем,что содержит управляющие шины, шину разрешение записи и управляющие логическиесхемы по числу блоков памяти, состоящие изсхем И, ИЛИ и НЕ, причем одни из 20входов блоков памяти подключены к выходупервой схемы ИЛИ, входы которой подключены к выходам первой и второйсхем И, первые входы которых подключены к соответствующим управляющим шинам,Второй вход первой схемы И подключен к,выходу регистра входного слова, а второй вход второй схемы И подключен к выходу регистра входного слова через схему ЗО 2НЕ. Другие входы блоков памяти подключены к выходу второй схемы ИЛИ через третью схему И, один из входов которой подключен к шине разрешение записи, входы второй схемы ИЛИ подключены соответственно к выходам четвертой и пятой схем И, первые входы которых подключены к соответствующим управляющим шинам, второй вход четвертой схемы И подключен к выходу регистра входного слова, а второй вход пятой схемы И подключен к выходу регистра входного слова через схему НЕ,На чертеже, показана функциональная схема логического запоминающего устройства (ЛЗУ).ЛЗУ содержит накопитель, состоящий из блоков памяти 1 со встроенными дешифраторами адреса 2, регистр адреса 3, схемы И, 4, схемы ИЛИ 5 и 6, схемы И 7 - 10, схемы НЕ 11, регистр входного слова 12, шину разрешение записи 13 и управляющие шины 14 - 17. Входы блоков памяти соединены с выходами дешифраторов адреса 2, входы которых подключены к выходам регистра адреса 3. Один из входов каждого блока памяти 1 подключен к выходу схемы ИЛИ 5, входы которой подключены к вы. ходам схем И 7 и 8, первые входы которых подключены к управляющим шинам 14 и 15, а второй вход схемы И 7 подключен к вы3ходу регистра входного слова 12. Второй вход схемы И 8 подключен к выходу регистра входного слова 12 через схему НЕ 11, другой вход каждого блока памяти 1 подключен к выходу схемы ИЛИ 6 через схему И 4, а входы схемы ИЛИ 6 подключены к выходам схем И 9 и 10 первые входы которых подключены к управляющим шинам 16 и 17, а второй вход схемы И 9 подключен к выходу регистра входного слова 12. Второй вход схемы И 10 подключен к выходу регистра входного слова 12 через схему НЕ 11 причем один из входов схемы И 4 подключен к шине разрешение записи 13, общей для всех блоков памяти 1.Расширение функциональных возможностей ЛЗУ обеспечивается при наличии в составе блоков памяти схемы записи с управляющим входом разрешение записи, зависящим от входного сигнала. Для обеспечения этой возможности структурная организация блоков памяти должна обеспечить сохранение внутреннего состояния элемента памяти при некотором значении сигнала разрешение записи (например, при значении 0). Полагая, что это условие выполняется, можно получить аналитическое выражение функции переходов произвольного элемента памяти, входящего в состав субсистемы в видег),. (/ + 1 ) = /, (1) К Я / /; (/) А (/) Й (1)у 5 (/) Р (/) А , (1) где г/,(1+ 1) - состояние элементов памятив момент времени (1+1),д,.(/) - состояния элемента памяти вмомент времени 1,Р(/) - сигнал разрешение записи, А (/) - адресный сигнал,5 (г) - входной сипи ал.В режиме хранения А (1) = 0 выражение (1) приводится к виду7 (/+1) = г/ Р)При обращении к элементу памяти А (1) = 1 выражение обращается вд, (1+1) = д, (/) Я(1) 5(1) Я(1), (2)В режиме записи Я(/) = 1 функция переходов (1) имеет вид д, (/+1) = д; (/).Отсюда видно, что функция переходов элемента памяти, входящего в состав блоков памяти, представленная в виде (1), описывает все режимы работы элемента памяти в составе обычного оперативного запоминающего устройства. Из выражения (2) очевидно, что состояние, в которое переходит элемент памяти в режиме записи, есть функция от трех переменных/;(/+1) =ЕЛЯ; 5(/); йР). (3)Отождествляя внутреннее состояние элемента памяти в момент времени 1 со значением некоторой переключательной функции от двоичной переменной у(1) и задавая оигналы на входах субсистемы Я и 5 как пере 477464 4ключательные функции от входной переменной х(/), выражение (2), преобразуется квидуд (1+1) = гр,(у)Л(х) ,5(х) Д(х)1 (4)Функция переходов, представленная в виде (4), становится функцией от двух двоичных переменных х(/) и у(/). Выражения этойфункции определяются видом функций гр(у),Л(х); 5(х), Функции Я(х) и 5(х) реализуются с помощью управляющих логическихсхем. Управляющие сигналы г, - г 4 на управляющих шинах 14 - 17 задают вид функцийЯ(х) и 5(х). С учетом управляющих сигналов , выражение (4) приводится к виду:Ч (+ 1) грг(У) (гах, г 4 х) 7х,/ г,х) (г,х ,/г,х) . (5)20Различные выражения для функции (5)при всех комбинациях управляющих сигналов г,. показаны в таблице,Выполняемая логическая операция при 25 14 одо п.п.ТУ) =У гр(у) =у -УЬХ0ухуХЛУуу ху /ххух-.уу Хх1 40 45 Работа ЛЗУ поясняется на примере реализации логической операции ИМПЛИКАЦИЯ между двумя двоичными переменными х и у, одна из которых, например х, хранится на регистре входного слова, а дру гая - у, в ячейке памяти накопителя. Для выполнения заданной логической операции необходимо, чтобы комбинации сигналов на управляющих шинах были следующими: на шинах 15 и 17 сигнал имеет единичное зна чение, а на шинах 14 и 16 он равен О. При такой комбинации управляющих сигналов и при наличии сигнала па шине разрешение записи 13 содержимое регистра 60 входного слова 12 через схемы НЕ 11, схемы И 8 и 10, схемы ИЛИ 5 и 6 и схемы И 4 передается в ячейку памяти субсистем, где хранится операнд д. Результат операции получается после окончания режима 65 записи,1 30 23 4 5 6 7 35 89 10 11 12 13 14 15 16 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 уХЛУх)у0ух/ухуХЛУу - ;э-хух/уу - ;Ф.х1477464 Логическое запомингиощее устройство, содержащее блок памяти, входы которого соединены с соответствующими выходами дешифраторов адреса, регистр адреса, выходы которого подключены ко входам дешифраторов адреса, и регистр входного слова, отличагощееся тем, что, с целью расширения функциональных возможностей устройства, оно содержит управляющие шины, шину разрешение записи и управляющие логические схемы гго числу блоков памяти, состоящие из схем И, ИЛИ и НЕ, причем одни из входов блоков памяти подключенных к выходу первой схемы ИЛИ, входы которой подключены к выходам первой и второй схем Составитель В, Гордонова Техред 3. ТараненкоКорректор Л. Орлов Редактор Е. Семанова Заказ 3656ЦНИИПИ Тираж 648о комитета Совета Министров СССРизобретений и открытий35, Раушская наб., д, 4/5 Изд.1638сдарственнопо деламМосква, Ж одписное МОТ, Загорский филиа 5 Предмет изобретения6И, первые входы которых подключены к соответствующим управляющим шипам, второй вход первой схемы И подключен к выходу регистра входного слова, а второй вход 5 второй схемы И подключен к выходу регистра входного слова через схему НЕ, другие входы блоков памяти подключены к выходу второй схемы ИЛИ через третью схему И, один из входов которой подключен к 10 шине разрешение записи, входы второйсхемы ИЛИ подключены соответственно к выходам четвертой и пятой схем И, первые входы которых подключены к соответствующим управляющим шинам, второй вход чет вертой схемы И подключен к выходу регистра входного слова, а второй вход пятой схемы И подключен к выходу регистра входного слова через схему НЕ.