Устройство для диагностики блоков электронных вычислительных машин

Сфев Советскнх Соцнапнстнческнк Республнк/4 осударствеииый комитет СССР по делам изобретеиий и открытиИ(54) УСТРОЙСТВО ДЛЯ ДИАГНОСТИКИ ЭЛЕКТРОННЫХ ВЫЧИСЛИТЕЛЬНЫХ МЙ К ючен к одному изходов выходного р вер- авледомстра ЗО Изобретение относится к вычислительной технике и может быть использовано для обнаружения и локализации неисправностей электронных вычислительных машин (ЭВМ),Известно устройство для диагностики ЭВМ, содер:кащее накопитель диагностических тестов, входной регистр,блок управления, преобразователь параллельного кода в последовательный, регистр обмена, блоксравнения, буферный блок памяти 11 .Это устройство не обеспечивает локализации неисправности сточностьюдо ИС.Наиболее близким техническим решением к изобретению является устройство для диагностики блоков электронных вычислительных машин,содер-жащее последовательно соединенныенакопитель тестов, выходной регистри буферный блок памяти, управляющийвход которого и управляющие входывыходного регистра, регистра тестов,входного регистра и регистра результата подключены соответственно кпервому, второму, третьему, четтому и пятому выходам блока упрния, соединенного входом с выхонакопителя тестов, а выход реги результата подклинформационных в егистра 21.Это устройство является сложным, что определяется большим объемом хранимой в накопителе тестовой инФормации: кроме самих тестовых наборов в накопителе хранятся коды операций опроса выходов проверяемого блока, операций сравнения с эталоном, эталонная и другая служебная информация, занимающие примерно 50 объема накопителя.Остальные 50 объема занимают сами тестовые наборы. При большом количестве блоков ЭВМ высокой производительности объем накопителя уже может стать фактором, затрудняющим использование устройства.Целью изобретения является упрощение устройства за счет сокращения объема тестовой информации, записанной на магнитном носителеЭто достигается тем. что в устройство введены блок контроля и регистр контрольного кода, информационный вход которого соединен с выходом входного регистра, выход - через блок преобразователей кода с информационным входом блока контроля, а управляющий вход - с шестым выходом блока управления, седьмой выход которого подключен к управляющему входу блока контроля, соединенного выходом с информационным входом регистра результата, а также тем, что блок преобразователей кода содержит преобразователи кода, первые входы которых являются первыми входами блока, и преобразователь контрольного кода, первыевходы которого являются вторыми входами блока, причем выходы преобразователей кода и контрольного кода ,являются выходами блока, а вторые входы подсоединены к выходу дешифратора, подключенного входом через счетчик к выходу генератора импульсов, и тем , что блок контроля содержит последовательно соединенные сумматор по модулю двавходы которого являются информационным входом блока, и триггер, синхрониэирующий вход которого является управляющим входом блока.На фиг. 1 изображена структурнаясхема .устройства; на фиг,2 - схемыблока .преобразователей кода и блокаконтроля.Устройство включает накопитель 1тестов, входной регистр 2, блок 3 управления, регистр 4 тестов, регистр 5 контрольного кода, блок б преобразователей кода, блок 7 контроля, регистр 8 результата, выходной регистр 9, буферный блок 10 памяти и диагностируемый блок 11, входы 12 Л.о и 13 и выходы 14 и 15 блока б, входы 16 и 17 регистра 9.В состав блока б (см.фиг.2) "входят преобразователи 18 Л.п.кода, включающие щ рязрядов от 0 до щ). Управляющие входы преобразователей 18.1-18.о соединены с выходами дешифратора 19, входами соединенного с выходами счетчика 20, входы которого соединены с выходами генератора 21 импульсовВ блокб также входит преобразователь 22контрольного кода, а в блок 7 -сумматор 23 по модулю два и триггер24.Работу устройства можно свести квыполнению следующей последовательности операций:установка регистра 4 из накопителя 1 для подачи входных тестовых последовательностей на блок 11согласно программе контроля; установка в регистре 5 соответствующегоожидаемой на выходе регистра 4 информации, анализ в блоке 7 информации с выхода регистров 4 и 5; накопление результата, полученногона множестве тестов, в блоке 10; определение неисправных интеграль-нйх" схемпо сцравочнику " всоответствии с полученным кодом; переход к следующему циклу диагностики, т,е.60 б 5 мерного пути обычно активизируется один выход блока, Все остальные принимают безразличное состояние.В предложенном устройстве все выходы блока, имеющие безразличное состояние, маскируются благодаря установке в нулевое состояние соответподтверждение правильности локализации неисправности путем остановапроцесса диагностики на первом тесте,обнаружившем неисправность, и уточнение локализации с помощью специального индикаторного щупа и справочника эталонных значений в схеме диагностируемого блока.При подключении выводов диагностируемого блока 11 к разъему устройства и запуска данные иэ накопителя 1через регистр 2 поступают в регистр4, в результате на входе блока11 устанавливается необходимая тестовая последовательность, после чего согласно программе контроля из 15 накопителя 1 в регистре 5 устанавливается контрольный код ожидаемой навыходе регистра 4 информации. Анализ правильности состояния блока 11для данного тестового набора осуще- ;Щ ствляется в блоке 7, точнее,схемой сложения по модулю К.Для пояснения сущности процессаанализа результатов рассмотрим рабо"ту схемы, приведенной на фиг.2,гдев схеме контроля использован сумматор 23. В момент времени "0",определяемый состоянием "О" счетчика20, на выходы преобразователей 18.118,п поступают значения битов О,в, 302 вщ(п)+1 регистра 4 а на выФходе преобразователя 22 - значение нулевого разряда контрольногокода иэ регистра 5. Таким образом,на вход сумматора 23 в момент времени "0" поступает информация вместе с контрольным битом, сумма которых по модулю два на выходе равнанулю при отсутствии неисправностейв блоке 11, Единичное значение выхода сумматора 23 свидетельствует 40 о наличии ошибки в диагностируемомблоке. Аналогично, в момент времени "1", определяемый состоянием "1"счетчика 20, на выходы преобразователей 18.-18.п поступают значения битов 1,а+1,2 щ+1 а(п)+1 регистра 4, а на выход преобразователя 22 - значение первого разрядаконтрольного кода из регистра 5.Вышесказанное относится также костальным битам информации на выходахпреобразователей 18,1-18,о и контрольным битам на выходе преобразователя 22Состояние сумматора 23фиксируется триггером 24 и передается в регистр 8 результата, которыйможет работать в двух режимах: сдвигателя и счетчика,.При синтезе тестов для блоков иустройств Методов активизации одно5 О 55 ствующих им выходов регистра 4. Врезультате этого изменение выходного сигнала, проверяемого на конкретном входном наборе, приводит кизменению четности сигналов н группе, что и обнаруживает схема контроля.В режиме сдвигателя состояниетриггера 24 по управляющему сигналу,поступающему иэ блока 3, сдвигается впрано, После заполнения регистра8 его содержимое записывается вблок 10 как составная часть кода неисправности. Этот процесс продолжается до полного формирования кода неисправности, после чего происходитостанов устройства. По окончаниипроверки под неисправности считывается из блока 10 и по диагностическому справочнику определяются неисправности ИС .Для подтверждения правильностилокализации неисправности путЕм останова процесса диагностики напервом тесте, обнаружившем неисправность, регистр 8 переводитсяв режим счетчика считывания посигналу управления из блока 3 иповторном пуске производит считывание количества тестовых последовательностей до останова устройства. Номер теста определяет входной набор и эталонную информацию вдиагностируемом блоке, приведенную в справочнике.Отсутствие специального коммутатора для управления подачей тестовой информации на выводы испытуемогоблока обусловлено использованиемв данном устройстве диагностики нового способа проверки логическихустройств на ЭСЛ-схемах, при которомна выходные контакты испытуемых схемблока 11, которые образуют с выходами соответствующих им разрядов регистра 4 монтажные элементы И,подается низкий логический уровень(логическая единица) при помощитестовой информации, записанной намагнитном носителе,При предлагаемой организации УСтройства для контроля блоков на ЭВМпримерно на 50 сокращается объемнакопителя тестов, несколько упрощается структурная схема устройстваза счет исключения блока сравненияи его связей.Формула изобретения,1, Устройство для диагностикиблоков электронных вычислительных машин, содержащее последовательносоединенные накопитель тестов, нход=ной регистр, регистр тестов, блокпреобразователей кода, выходнойрегистр и буферный блок памяти,управляющи вход которого и управляющиевходы выходного регистра,регистра тестов, входногб регистра ирегистра результата подключены соответстненно к первому,второму, третьему, четвертому и пятому выходамблока управления, соединенного входом с выходом накопителя тестов,а выход регистра результата подключен к одному из информационных входов выходного"регистра,Ъ"тл и-ч а ю щ е ес я тем, что, с цельюупрощения уСтройства,н него введены блок контроля и регистр контрольного кода, информационный вход которого соединен с выходом входногорегистра, а выход - через блок преобразователей кода с,информационнымвходом блока контроля, а управляющий вход - с шестым выходом блокауправления, седьмбй выход которогоподключен к управляющемувходу блока контроля, соединенного выходом синформационным входом регистра результата. 2. Устройство по п,1, о т л-ич а ю щ е е с я тем, что блок преобразователей кода содержит преобразователи кода, первые входы которых являются первыми входами блока, и преобразователь контрольного кода, первые входы которого являются вторыми входами блока, причем выходы преобразователей кода и контрольного кода являются выходами блока, а вторые входы подсоединеныквыходу дешифратора, подключенного входом через счетчик к выходу генератора импульсов.3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок контроля содержит последовательно соединенные сумматор по модулю два, входы которого являются информационнымвходом блока, и триггер, синхронизирующий вход которого является управляющим входом блока,Источники информации,принятые во внимание при экспертизе1. Патент США Р 3585599,кл. 340-172,5, опубл. 1971.2. Авторское свидетельство СССРпо заявке Р 2406048/18-24,кл. С 06 Г 15/46, 1976,746556 Составитель Н. БелинковаТехред А. Щепанская . Корректитор люки Назаров каэ 3950 филиал ППП "Патент", г. Ужгород, улПроектна Тираж 751 ЦНИИПИ Государственно по делам изобретени 13035, Москва, Ж, Рауш