Шифратор команд

О П И С А - ,Н.И Е ИЗОБРЕТЕНИЯ р) 467466 Союз Советских Социалистических Республик(5 Н 031 13/2 присоединение аявкиГосударственныи клмите Совета Министров ССС по делам изобретенийи открытий 2) Приорите Оп бликовано 15.04.75. Бюллет14Дата опубликова описания 22.07.7 72) Авторы изобретени С, Ивенский, Г(71) Заявител ШИФРАТОР КОМАНД щии вига ггер предл передачи мвольным ЛНИЕМ. кодовыми ринадлежлице, при Изобретение относится к вычислительной технике и может быть использовано для передачи информации в командных линиях связи,Известен шифратор команд, содержа регистр записи кода команд, регистр сд инверторы, схемы совпадения И, три входную и четыре выходные шины,С целью повышения достоверности передачи команд в стартстопном режиме по и адресам в предлагаемом шифраторе дополнительно установлены схема сравнения выданного кода и кода квитанции, реле времени и ключ кодирования адреса, причем входы ключа кодирования адреса соединены с первыми двумя выходами регистра сдвига, а выходы через инверторы - с выходными шинами четных бит, каждый из следующих выходов регистра сдвига соединен с первыми входами одной и другой схем совпадения И, вторые входы которых соответственно соединены непосредственно и через инвертор с соответствующим разрядом регистра записи кода команды, выходы схем совпадения И нечетных разрядов кода команды соединены с выходными шинами нечетных бит, выходы схем совпадения И четных разрядов кода команд подключены к выходным шинам четных бит, последний выход регистра сдвига Климов и И. А, Сенаторо 2соединен с одним входом триггера, выход которого подключен к первым входам двух трехвходовых схем совпадения И, вторые входы одних и других трехвходовых схем сов падения И соответственно соединены непосредственно и через инверторы с последним разрядом регистра записи кода команд, третьи входы первой и второй пар трехвходовых схем совпадения И соединены соответ- О ственно через инвертор и непосредственно свыходом схемы сравнения выданного кода и кода квитанции, выходы первой пары трехвходовых схем совпадения И соединены с выходными шинами нечетных бит, а выходы 5 второй пары трехвходовых схем совпаденияИ соединены перекрестно с этими же входными шинами нечетных бит, выход схемы сравнения выданного кода и кода квитанции соединен с входом реле времени, выход кото- О рого подключен ко второму входу триггера. На чертеже показана блок-схемгаемого устройства.Устройство предназначено для5 256 команд в два адреса четырехсикодом в режиме С КВИТИРОВКаждая команда передается 12-юпосылками, назначение которых и пность к символам показана в табдругих символакода. Т абли ца Посылки кода команды Принадлежность четным нли нечетным символам10 12 7 8 9 5 б 2 3 4 Б ) А Б А Б А 1 Б Разряд проверки на четностьВосемь информационных разрядов кода Разрешение на исполнение командыра 1 записи кода команды, при этом, если значение разряда 1, то образуется сигнал на выходе первого логического элемента, а если значение О, то образуется сигнал на выходе второго элемента.Выходы логических элементов нечетных разрядов кода команды подключены к выходным шинам дешифратора нечетных бит (1 А и 0 А), выходы логических элементов четных разрядов - к выходным шинам четных символов (1 Б и 0 Б). Последний выход регистра сдвига подсоединен к триггеру 6, который, опрокидываясь, подает напряжение на две пары логических трехвходовых элементов И (5).Вторые входы обоих пар этих логических элементов соединены с последним разрядом регистра записи кода команды (проверки кода на четность) аналогично предыдущим раз. рядам.Третьи входы первой пары логических элементов И соединены через инвертор, а третьи входы второй пары элементов - непо. средственно с выходом схемы 3 сравнения выданного кода и кода квитанции.Таким образом, при появлении импульса на последнем выходе регистра сдвига (и срабатывании триггера) на выходе одного из элементов первой пары (в зависимости от значения 1 или О последнего разряда кода команды) появляется напряжение. Выходы этой пары логических элементов соединены аналогично выходам всех элементов нечетных разрядов кода с выходными шинами 1 и О. Эта посылка продолжается до тех пор, пока не происходит сравнение выданного кода и кода квитанции.С появлением сигнала на выходе этой схемы прекращается сигнал на выходе инвертора, логические элементы И первой пары закрываются, а один из логических элементов И второй пары открывается, Выходы этой пары логических элементов И соединены с выходными шинами нечетных бит с перекрестием, в результате чего обеспечивается выдача последней исполняющей команды посылки. Длительность этой посылки определяется реле времени. На вход реле времени подается сигнал со схемы сравнения кодов. Выходной этом А - два символа для передачи печетплых бит кода команды (1 А и 0 А), Б - два Стартовая кодовая группа включает один из двух приемных дешифрирующих устройств: первый - последовательностью 1 Б - 0 Б, второй - обратной последовательностью 0 Б - 1 Б.Восемь последующих посылок кода передаются с чередованием символов А - Б.Одиннадцатая посылка служит для передачи разряда проверки кода на четность, При четном числе единиц в коде посылка передается символом 0 А, при нечетном - символом 1 А,Последняя 12-я посылка разрешает исполнение команды (запись информации) и принадлежит к группе символов А, но имеет числовое значение, обратное 11-ой посылке. Эта посылка выдается при поразрядном совпадении переданного до нее кода с кодом квитанции.Шифратор состоит из регистра 1 записи кода команды, регистра 2 сдвига, схемы 3 сравнения кода переданного и кода квитанциилогических элементов, содержащих инверторы 4, схемы совпадения 5, триггер 6 и реле времени 7, регламентирующего время выдачи (исполнения) команды, ключа 8 кодирования адреса,Входная информация В поступает для запоминания на регистр 1 записи кода команды. Одновременно с приемом входной информации в регистр сдвига подается пусковой импульс а,Поочередно на выходах регистра сдвига появляются импульсы б напряжения, длительность которых задана тактовой сеткой регистра сдвига.Первые два выходных импульса регистра сдвига формируют код адреса.В зависимости от положения ключа 8 на выходные шины дешифратора 1 Б и 0 Б через инверторы 4 подается сигнал с последовательностью 1 Б - 0 Б (первый адрес) или 0 Б - 1 Б (второй адрес).Каждый из последующих импульсов с выходов регистра сдвига за исключением последнего поступает на два логических элемента И 5, на первый из которых в прямом и на второй в инвертированном виде поступает информация одного из разрядов регист 5 10 15 20 25 30 35 40 45 50 для передачи четных битимпульс реле времени подается на второй выход триггера, устанавливая его и всю схему шифратора в исходное положение. Время задержки реле времени обеспечивает требуемое время выдачи (исполнения) команды.При отсутствии сигнала на выходе схемы 3 сравнения кодов предусматривается ручная или автоматическая повторная выдача команды (на чертеже не показано).Предмет изобретенияШифратор команд, содержащий регистр записи кода команд, регистр сдвига, инверторы, схемы совпадения И, триггер, входную и четыре выходных шины, отличающийся тем, что, с целью повышения достоверности передачи команд в стартстопном режиме по п адресам, в нем дополнительно устрановлены схема сравнения выданного кода и кода квитанции, реле времени и ключ кодирования адреса, причем входы ключа кодирования адреса соединены с первыми и выходами регистра сдвига, а выходы через инверторы - с выходными шинами четных бит, каждый из следующих выходов регистра сдвига соединен с первыми входами одной и другой схем совпадения И, вторые входы которых соответственно соединены непосредственно и через инвертор с соответствующим разрядом ре.гистра записи кода команды, выходы схем совпадения И нечетных разрядов кода команды соединены с выходными шинами не четных бит, выходы схем совпадения И четных разрядов кода команд подключены к выходным шинам четных бит, последний выход регистра сдвига соединен с одним входом триггера, выход которого подключен к пер вым входам двух трехвходовых схем совпадения И, вторые входы одних и других трехвходовых схем совпадения И соответственно соединены непосредственно и через инверторы с последним разрядом регистра 15 записи кода команд, третьи входы первой ивторой пар трехвходовых схем совпадения И соединены соответственно через инвертор и непосредственно с выходом схемы сравнения выданного кода и кода квитанции, вы ходы первой пары трехвходовых схем совпадения И соединены с выходными шинами нечетных бит, а выходы второй пары трехвходовых схем совпадения И соединены перекрестно с этими же выходными шинами не четных бит, выход схемы сравнения выданного кода и кода квитанции соединен с входом реле времени, выход которого подключен ко второму входу триггера,, Янова рректор Л, Котов ПодписР Типография, пр. Сапунов 656/17ЦНИИПИ Гос комитетретений Раушска Изд.1360 ударственного по делам изоб Москва, Ж,Тираж 902Совета Министровоткрытийнаб., д. 4/5