Логический элемент

союз советскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 9 0 1)5 К ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ИЗОБРЕТЕН СА МУ СВИДЕТЕЛЬСТВУ ТО л. М 1.9 институт ктронной тех сельский, В.И.СуэА.Н.Сапельниковцпе 28, р.225 - 232.стандартных БИС фроника, 1986, т,59,нов ирмы Ь 19,Й ЭЛЕМЕНТ(57) Использование: изобретение относится к микроэлектронике, более конкретно - к цифровым интегральным схемам (ИС и может быть использовано во внутренних и выходных каскадах логических ИС и ИС запоминающих устройств. Сущность изобретения: логический элемент цифровых ИС на полевых транзисторах с барьерным переходом содержит логический вентиль НЕИЛИ (1), выходной транзистор (5) и цепочку из и диодов смещения (6), резистивный делитель напряжения (7), 2 ил.Изобретение относится к микроэлектронике, в частности к цифровым интегральным схемам (ИС) и может быть использовано вовнутренних и выходных каскадах логических ИС и ИС запоминающих устройств,Цель изобретении - повышение стабильности высокого уровня выходного напряжения.На фиг,1 представлена электрическая схема заявляемого логического элемента. На фиг.2 - электрическая схема логического элемента-прототипа, выполненного на полевых транзисторах с затвором Шотки.Логический элемент (фиг,1) содержит логический вентиль НЕ - ИЛИ 1 с входными транзисторами 2, 3 и нагрузочным транзистором 4, выходной транзистор 5, цепочку из п диодов смещения 6 и резистивный делитель напряжения 7, включающий резисторы 8 и 9, а также дополнительный диод 10 и нагрузку 1 1.Сток нагрузочного транзистора 4 подключен к источнику питания Е 1. Истоки входных транзисторов подключены к источнику постоянного напряжения Ео, а стоки соединены с затвором и истоком нагрузоч.ного транзистора. Логический вентиль НЕ - ИЛИ 1 может иметь несколько управляющих входов, если используется несколько транзисторов 2 включенных параллельно. Выход вентиля НЕ - ИЛИ 1 соединен с затвором выходного транзистора 5, включенного по схеме с общим стоком. В цепь истока выходного транзистора 5 включена цепочка иэ и диодов 6, которые соединены последовательно в одном направлении. Анод первого диода 61 соединен с истоком транзистора 5. Резистор 8 делителя 7 подключен к катоду п-го диода 6 п, резистор 9 - к источнику опорного напряжения Еоп Средняя точка делителя 7. подключена к затвору входного транзистора 3 вентиля 1.В качестве транзисторов 2-Й могут использоваться полевые транзисторы с затвором Шотки или с управляющим р-и переходом. выполненные, например, на основе арсенида галлия или кремния, Нагрузочный транзистор 4 с обьединенными электродами затвора и истока должен иметь встроенный канал. Входной транзистор 3 и нагрузочный транзистор 4 вентиля 1 выполняются в ИС идентичными.Логический элемент работает следующим образом. Если хотя бц на один из управляющих входов (затворы транзисторов 2) вентиля 1 подается сигнал с вцсоким логическим уровнем напряжения, нв выходе вентиля 1 сигнал имеет низкий логическийуровень, При этом выходной транзистор 5 закрыт, и на катоде и-го диода 6 п, к которому подключена нагрузка Н 1. формируется низкий уровень выходного напряжения. Через резистивный делитель 7 выходное напряжение передается на затвор транзистора 3 логического вентиля 1, однако это не влияет на выходное напряжение вентиля 1, Таким образом, цепь обратной связи оказывается ра зорванной,Если на всех управляющих входах вентиля 1 сигнал имеет низкий уровень напряжения, переключаемые транзисторы 2 закрываются, и напряжения на затворе вы- "5 ходного транзистора 5, истоке транзистора возрастают. Через делитель 7 повышение напряжения передаетсяна затвор транзистора 3, что ведет к увеличению его тока 20 стокасз. Возрастание выходного нап ряжения продолкается до тех пор, пока ток аз не уравновесит ток стока 1 с 4 нагрузочного транзистора 4. Транзисторы 3 и 4 должны при этОм работать в пологой области ВАХ, 25 где их токи стока практически не зависят отнапряжения сток-исток Оси и определяются только напряжением затвор-исток Ози. Поскольку транзисторы 3 и 4 идентичны, а напряжение Ози 4 = 0 (затвор транзистора 4 30 соединен с истоком), условие аз = 14 выполняется при таком значении выходного напряжения Овых, при котором Озиз = О.1Напряжение Озиз определяется соотношением35(2) 455055 5 и, следовательно, на катоде и-го диода бп Озиз = КОвых + (1-К)Еоп - Ео, (1) 1 где К = 89/(Вв+ й 9) - коэффициент передачиделителя 7, Из соотношения (1) при Озиз = 0следует, что при условии К = (Ео - Еоп)/(Овых - Еоп) значение Овых не изменяется при измене 1нии тока нагрузки, а также параметров транзистора и диодов смещения в широких пределах, В интегральных схемах температурные коэффициенты сопротивлений резисторов, выпОлненных в идентичных технологических условиях, одинаковы, поэтому коэффициент деления К и, следовательно, величина Овых не зависят от температурц,Число и диодов смещения 6 выбирается таким образом, чтобы при низком уровне выходного напряжения Овых транзистор 5 был закрыт:и) Ео + (О 1 Опор Овых )/Од, (3)Йн эф (йн + М (Яв+ К) 10 Здесь О 1 = - Овых + пОд+ Ози 5 - Высокий уровень выходного напряжения вентиля 1, Ози 5 - напряжение затвор-истоквыходного транзистора 5 при Овых- Овых .1Поскольку величина К лежит в диапазоне 0 с К (1, из соотношения (2) следует, чтонапряжения Овых - Ео и Еоп Ео должны 20иметь разный знак,При Опор = 0 6 В Овых =+1 В и Овых = 01В условия(2),(3) и(4) выполнены при Ео= Е 2=0,Е 1= + 4 В, Еоп= -2,4 В, К = 0,7 И П= 2,Указанные значения Ео, Е 1, Ей, Еоп и 25Опор соответствуют параметрам арсенид-галлиевых ИС серии 6500 на полевых транзисторах с затвором Шотки.Отношение сопротивлений резисторов8 и 9 задается значением коэффициента деления К. Их абсолютные значения следуетвыбирать таким образом, чтобы ток, потреб- .ляемый резистивным делителем, был значительно меньше, чем входной ток всопротивлении нагрузки. 35Ширина канала выходного транзистора5 выбирается таким образом, чтобы при напряжении затвор-исток; не превышающемнапряжения отбирания барьерного перехода (около 0,8 В), его ток истока был достаточен для формирования высокого уровнявыходного напряжения на нагрузке 11.При подключении нагрузки 11 к катодуи-го диода смещениЯ 6 п (Н 1 на фиг.1) Резистивный делитель 7 снижает выходное сопротивление логического элемента, котороепри низком уровне выходного напряжению. (транзистор 5 закрыт) определяется суммарным сопротивлением плеч делителя: Йвых = ВЭ + Й 9. где 01 - низкий уровень выходного напряожения логического вентиля 1, О,ор - пороговое напряжение транзисторов, Од= 0,8 В - эффективное напряжение отпирания диодов 6.Для работы транзисторов 3 и 4 в пологой области ВАХ при Овых = Овых их напря 1жения затвор-сток должны быть больше порогового напряжения, что обеспечивается при выполнении условий Е 1+ Опор О 1Ео+ Озиз - Опор. (4) Снижение выходного сопротивлению Ввысь ограничивает коэффициент обьединения по выходу М при работе логических эле. ментов на общую нагрузку, так как выходные проводимости обьединенных каскадов суммируются, и высокий уровень выходного напряжения формируется на сопротивлении меньшем сопротивления нагрузки Бн, чтотребует увеличения ширины канала выходного транзистора 5. Особенно существенноэто при использовании логического элемента в качестве выходного каскада ИС, гдекоэффициент обьединения М может бытьбольшим.Отмеченный недостаток может быть устранен путем подключения нагрузки 11 каноду и-го диода смещения 6 п через дополнительный диод 10 (нагрузка Н 2 на фиг.1). Вэтом случае при формировании высокогоуровня выходного напряжения одним из Млогических элементов, объединенных по выходу, и-ные диоды в остальных Мэлементах оказываются закрытыми и непотребляют выходного тока от логическогоэлемента, формирующего уровень Овых,Это расширяет функциональные возможности логического элемента, так как позволяетобъединять по выходу большое число выходных логических элементов, используя их дляреализации логической функции "ПРОВОДНОЕ ИЛИ".Падения напряжений на диоде 10 и ином диоде смещения полностью компенсируются, если при Овых= Овых плотности токав диодах одинаковы. Это достигается надлежащим выбором ширины диода 10,Если условия работы исключают необ ходимость объединения логических элементов по выходу, первый способ подключениянагрузки (к катоду и-го диода без дополнительного диода) целесообразнее, так какобеспечивает большую стабильность значения Овыа при изменениях тока нагрузки.Таким образом, заявляемый логическийэлемент (фиг. 1) обеспечивает стабильностьвысокого уровня выходного напряженияпри вариациях параметров транзисторов,температуры и сопротивлений нагрузки,В технических характеристиках ИС предусмотрена максимально допустимая величина высокого уровня выходногонапряжения; поэтому применение предлагаемого логического элемента в качествевыходного каскада обеспечивает повыше 0 ние выхода годных ИС, так как уровень Овыхограничивается автоматически. Особенносущественно это при больших значениях коэффициента объединения по выходу М, тэк, как в заявляемом выходном каскаде исклю-чается повышение уровня Овых при работенескольких выходных каскадов на общуюнагрузку.Предлагаемый логический элемент может быть использован в цифровых ИС наполевых транзисторах с барьерным перехо1817239 Фх оставитель В,Старосельскихред М,Моргентал С йРедактор Т.Козлова Те Корректор А.Об Заказ 1730 ВНИИПИ Гос Тираж Подписноерственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 изводственно-издательский комбинат "Патент", г, Ужго,Гагарина, 1 дом, например, в ИС серии 6500 на основеарсенида галлия,Формула изобретения 1. Логический элемент цифровых интегральных схем на и-канальных полевых транзисторах с барьерным переходом, содержащий логический вентиль НЕ-ИЛИ, включающий нагрузочный транзистор, сток которого подключен к источнику питания, и входные транзисторы, истоки которых под ключены к источнику постоянного напряхения, а стоки соединены с затвором и истоком нагрузочного транзистора, выходной транзистор, включенный по схеме с общим стоком, затвор которого соединен с выходом вентиля НЕ-ИЛИ, и цепочку из и диодов смещения, включенных последовательно в одном направлении, анод первого диода соединен с истоком выходного транзистора,отл ича ю щи йс я тем,что, 5 с целью повышения стабильности высокогоуровня выходного напряжения, в него введен резистивный делитель напряжения, одно плечо которого подключено к катоду и-го диода. второе к источнику опорного напря жения, а средняя точка к затвору одного извходных транзисторов вентиля НЕ - ИЛИ, который выполнен идентичным с нагрузочным транзистором вентиля НЕ-ИЛИ,2, Логический элемент по п.1, о т л и ч а ю щ и й с я тем, что нагрузка подключена каноду и-го диода через дополнительный диод.