Частотно-фазовый детектор

)5 НИ ЕТЕЛЬСТВУ АВТОРСКОМУ ни ва ных лях лиеГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕ(56) Авторское свидетельство СССРКг 111406717, кл. Н 03 Р 13/00, 1980.(54) ЧАСТОТНО-ФАЗО В ЫЙ ДЕТЕКТОР (57) Изобретение относится к электроте ке и может использоваться для регулир ния скорости вращения асинхрон электродвигателей в различных отра промышленности. Цель - уменьшение н нейных искажений, Частотно-фазовый5 Ы 1775844 А 1 тектор содержит первый и второй Р-триггеры (Т) 1 и 2, первый, второй одновибраторы (ОВ) 3 и 4, резисторы 5, 6, 7, 8, операционный усилитель (ОУ) 9, конденсаторы 10, 11. На выходах ОВ 3 и 4 формируются узкие прямоугольные импульсы в момент перехода сигналов через ноль с высокого уровня на низкий. При опережении по фазе входньм сигналом Овх 1 входного сигнала Овх 2 на выходах Тр 1(2) формируются прямоугольные импульсы, начало которых совпадает с моментом перехода через ноль с низкого на высокий О 8 х 1 (Овх 2), а конец с высокого на низкий Овх 2(Овх 1). Среднее значение выходного сигнала интегратора равно КИ 1 р. 3 ил.Изобретение относится к области электротехники и может быть использовано для регулирования скорости вращения асинхронных электродвигателей в различных отраслях промышленности.Известен частотно-фазовый детектор, содержащий дифференциальный усилитель, выход которого является выходом устройства, два О-триггера; элемент И-НЕ, входы которого соединены с прямыми выходами Р-триггеров, а выход - с й-входами О-триггеров, О-входы О-триггеров соединены с источником логической "1", а входы синхронизации О-триггеров являются входами частотно-фазового детектора, два элемента И, два блока задержки, причем прямые выходы каждого О-триггера через соответствующий элемент И соединены с входами дифференциального усилителя, а второй вход каждого элемента И через соответствующий блок задержки соединен с инверсным выходом соответствующего О-триггера,Недостатком указанного частотно-фазового детектора является низкая точность.Известен также частотно-фазовый детектор, содержащий первый и второй О- триггеры, входы синхронизации которых являются входами частотно-фазового детектора, а информационные О-входы О-триггеров являются входами логической единицы частотно-фазового детектора, элемент ИНЕ, входы которого соединены с прямыми выходами первого и второго О-триггеров, а выход - с входами сброса О-триггеров, четыре резистора, два конденсатора и операционный усилитель, выход которого является выходом частотно-фазового детектора, причем инверсный. выход первого О- триггера соединен через последовательно подключенные первый и второй резисторы с прямым выходом второго О-триггера, а точка соединения первого и второго резисторов подключена к инвертирующему входу операционного усилителя и первому выводу первого конденсатора, другой вывод которого соединен с выходом операционного усилителя, прямой выход первого 0-триггера соединен через последовательно подключенные третий и четвертый резйсторы с инверсным выходом второго О-триггера, а точка соединения третьего и четвертого резисторов подключена к неинвертирующему входу операционного усилителя и первому выводу второго конденсатора, другой вывод которого подключен к общей шине./Недостатком известного частртно-фазового детектора является наличие нелинейных искажений. Целью изобретения является уменьшение нелинейных искажений.Поставленная цель достигается тем, чтов частотно-фазовом детекторе, содержащем 5 первый и второй О-триггеры, входы синхронизации которых являются входами частотно-фазового детектора, а информационные О-входы О-триггеров являются входами логической единицы частотно-фазового детек- .10 тора, операционный усилитель, выход. которого является выходом частотно-фазового детектора, при этом инверснь 1 й выход первого О-триггера подключен к прямомувыходу, второго О-триггера через последо вательно соединенные первый и второй резисторы, точка соединения которых подключена к инвертирующему входу операционного усилителя, к которому через первый конденсатор подключен выход опе рационного усилителя, прямой выход первого О-триггера подключен к инверсному выходу второго О-триггера через последовательно соединенные третий и четвертыйрезисторы, точка соединения которых под 25 ключена к неинвертируемому входу опера-.,ционного усилителя, который соединен с общей шиной через второй конденсатор, согласно изобретению, вход синхронизациипервого О-триггера подключен к входусбро 30 са второго Р-триггера через введенный первый одновибратор, вход синхронизациивторого О-триггера подключен к входу сброса первого О-триггера через введенный второй одновибратор,35 На фиг. 1 приведена структурная электрическая схема частотно-фазового детектора;.на фиг. 2 и 3 - временные диаграммыработы его,Частотно-фазовый детектор содержит 40 первый и второй О-триггеры 1 и 2, первый ивторой одновибраторы 3 и 4, первый, второй, третий и четвертый резисторы 5, 6, 7 и 8, операционный усилитель 9, первый и второй конденсаторы 10 и 11.45 Информационные 0-входы первого и второго О-триггеров 1 и 2 являются входами логиче. ской единицы частотно-фазового детектора.Входы синхронизации первого и второго О- триггеров 1 и 2 являются первым и вторым 50 входами частотно-фазового детектора и соединены соответственно с входами первого и второго одновибраторов 3 и 4, Входы сброса первого и второго О-триггеров 1 и 2 подключены соответственно к выходам вто рого 4 и первого 3 одновибраторов. Инверсный выход первого О-триггера 1 через последовательно соединенные первый и второй резисторы 5 и 6 подключены к прямому выходу второго О-триггера 2, Прямой выход первого О-триггера 1 подсоединенгде К - коэффициент передачи интегратора,Р 1 и ф 2 - длительности однополярнцх полуволн прямоугольных входных сигналов Овх.1 и Овх.2. 55через последовательно соединенные третий и четвертый резисторы 7, 8 к инверсному входу второго О-триггера 2. Точка соединения первого и второго резисторов 5 и 6 подключена к инверсному входу операционного усилителя 9 и первому выводу первого конденсатора 10, второй вывод которого соединен с выходом операционного усилителя 9.Точка соединения третьего и четвертого резисторов 7, 8 подсоединена к неинверсному входу операционного усилителя 9 и первому выводу второго конденсатора 11, второй вывод которого подключен к общей шине,Частотно-фазовый детектор работает следующим образом.В исходном состоянии входные сигналы отсутствуют, на информационных О-входахО-триггеров 1 и 2 присутствуют сигналы логической "единицы", на прямом (инверсном) выходе первого и второго триггеров 1 и 2 присутствует сигнал "ноль" ("единица"), потенциалы на обоих входах операционного усилителя 9 равны между собой, выходнойсигнал операционного усилителя 9 равен нулю.При подаче на динамические входы синхронизации первого и второго О-триггеров1 и 2 сравниваемых сигналов Овх,1 и Овх,2соответственно на выходах одновибраторов 3 и 4 формируются узкие прямоугольные импульсы в момент перехода сигналов через ноль с высокого уровня на низкий.При опережении по фазе входным сигналом Ох;1 вхоДного сигнала Ох,г на пРЯмом выходе первого (второго) О-триггера 1 (2) формируются прямоугольные импульсы, начало которых совпадает с моментом перехода через ноль с низкого уровня на высокий уровень входного сигнала Овх. 1(Овх.г), а конец импульсов совпадет с моментом перехода через ноль с высокого уровня на низкий входного сигнала Овх.г (Овх,1). Среднее значение выходного сигнала интегратора (фиг2,9) определяется:,2 й-Р 2+ф 2 Л - ф 1Ц 9 = Р 016- Р 0260 - =КО 0,5 10 152530354045 В случае, когда входной сигнал Овх.1 отстает по фазе от входного сигнала Овх,2 среднее значение выходного сигнала определяется (фиг.3)2 К - Р 2 2 Л - Д +09 = .Р + 016 О .А 026.0 К 02 фИнтегратор разности двух напряжений, построенный на операционном усилителе 9, резисторах 5, 6, 7 и 8, конденсаторах 10 и 11 позволяет улучшить температурную стабильность, так как в широком диапазоне рабочих температур синхронное изменение уровней логических "0" и "1" на выходах Р-триггеров 1 и 2 практически не влияет на выходное напряжение частотно-фазового детектора.Использование предлагаемого частотно-фазового детектора позволяет повысить точность по сравнению с прототипом за счет уменьшения нелинейных искажений.Формула изобретения Частотно-фазовый детектор, содержащий первый и второй О-триггеры, входы синхронизации которых являются входами частотно-фазового детектора, а информационные О-входы О-триггеров являются входами логической единицы частотно-фазового детектора, операционный усилитель, выход которого является выходом частотно-фазового детектора, при этом инверсный выход первого О-триггера подключен к прямому выходу второго О- триггера.через последовательно соединенные первый и второй резисторы, очка соединения которых подключена к инвертирующему входу операционного усилителя, к которому через первый конденсатор подключен выход операционного усилителя, прямой выход первого О-триггера подключен к инверсному выходу второго О-триггера через последовательно соединенные третий и четвертый резисторы, тачка соединения которых подключена к неинвертирующему входу операционного усилителя, который соединен с общей шиной через второй конденсатор, о т л и ч а ю щ и й с я тем, что, с целью уменьшения нелинейных искажений, вход синхронизации первого О-триггера подключен к входу сброса второго О-триггера через введенный первый одно- вибратор, вход синхронизации второго О- триггера подключен к входу сброса первого О-триггера через введенный второй одно- вибратор.1775844 ФигЛСоставитель В.ЛичутинТехред М.Моргентал орректор Н.Т акт Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина,Заказ 4040 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035. Москва, Ж, Раушская наб., 4/5