Цифровой анализатор спектра

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 19) 1111 60 401 К 23/16 Т оГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОН АВТОРСКОМУ СВИДЕТЕЛЬС(56) Авторское свидетельство СССРР 1078348, кл, С 01 К 23/16, 1984Авторское. свидетельство СССРВ 1318925, кл, С 01 К 23/6, 1986.,(54) ЦИФРОВОЙ АНАЛИЗАТОР СПЕКТРА(57) Изобретение относится к радиотехнике, Цель изобретения - увеличение чувствительности, Цифровойанализатор содержит блок 1 преобра нания аналог-цифра, оперативные запоминающие устройства 2 и 3, перемножители 4 - 7, цифровой синтезатор 8отсчетов, сумматоры 9,10, мультиплексоры 11 и 12, постоянное запоминающее устройство 13, счетчик 15адреса, накопительные сумматоры 14и 16, вычислители 17,19 модуля, схе -му 18 сравнения, сдвиговые регистры20 и 22, элемент НЕ 21, сумматор 23.Предлагаемое изобретения позволяетувеличить чувствительность анализаспектра за счет уменьшения уровнябоковых лепестков в амплитудно-частотной характеристике одиночногофильтра и уменьшения ее зависимостиот фазы входного сигнала, 1 ил,изобретение относится к радиотехнике и может быть использовано при создании анализаторов спектра с высокой чувствительностью, работающих при разных соотношениях сигнал/шум и с различной разрешающей способностью.Цель изобретения - увеличение чувствительности устройства. 10На чертеже изображена общая схема устройства.Цифровой анализатор спектра содержит блок преобразования аналог- цифра 1; первое и второе оперативное 5 запоминающее устройство 2 и 3; первый, второй, третий и четвертый перемножители 4 - 7; цифровой синтезатор отсчетов 8, первый и второй сумматоры 9 и 10; первый и второй 20 мультиплексоры 11 и 12, постоянное запоминающее устройство 13; счетчик 15 адреса, первый и второй накопи, тельные сумматоры 14 и 16, первый к второй вычислители 17 и 19 модуля, 25 схема 18 сравнения; первый и второй сдвкговые регкстрь. 20 и 22; элемент 11 Е 21, третий сумматор 23, причем входом устройства является вход блока преобразования аналог-циФра 1, 30 первый и второй выходы которого .соответственно соединены с входами первого и второго оперативных запоминающих устройств 2 и 3, выходы которых соединены с первыми входами первого к второго, третьего и четвертого перемножителей 4 - 7 соответственно, а выходы первого и третьего перемножителей 4 и 7 соединены соответственно с первым и вторым входами первого сум матора 9, выходы второго и четвертого перемножителей соединены соответственно с первым и вторым входами второго сумматора 10. Первый выход цифрового синтезатора отсчетов 8 сое динен с вторыми входами второго и третьего перемножителей 6 и 7, а второй выход соединен с вторыми входами первого и четвертого перемножителей 4 и 5 третий выход цифрового синтезатора отсчетов 8 является первым вы-ходом устройства. Выход счетчика 15 адреса соединен с входом постоянного запоминающего устройства 13, вьгход к которого соединен с первыми входами гервого и второго мультиплексоров 1 и 12, вторые входы которых соответственно соединены с выходами первого и второго сумматоров 9 и О, а выходы первого и второго мультиплексоров 11 и 12 соответственно соединены с входамк первого и второгонакопительных сумматоров 14 и 16,выходы которых соединены соответственно с входами первого и второговычислителей 17 и 19 модуля, первыевыходы которых соединены с первыми вторымвходами схемы 18 сравнения, выход которой соединен с первым входом первого сдвигового регистра 20 к через элемент ЧЕ 21 спервым входом второго сдвигового регистра 22, при этом вторые выходыпервого и второго вычислителей 17и 19 модуля соединены соответственнос вторыми входами первого и второгосдвиговых регистров 20 и 22, выходы которых соединены с первым и вторым входами третьего сумматора 23,выход которого является вторым выходом устройства.Цифровой анализатор спектра работает следующим образом.Блок преобразования аналог-цифра1 Формирует из входного сигнала квадратурные компоненты комплексной огибающей и их четырехуровневое квантование. Квантованные квадратурныекомпоненты комплексной огибающейпоступают на оперативные запоминающие устройства 2 к 3, где осуществляется временная компрессия, т,е.считывание информации со значительно большей скоростью, чем запись.С выходов первого и второго оперативного запоминающего устройства 2и 3 сжатые во времени сигналы, представляющие знаки и модули квадратурных компонент входного сигнала поступают на первые входы первого, второго, третьего и четвертого перемножителей 4,6,7,5. В перемножителях 4,6,7,5 осуществляется перемножениезнаков и модулей квадратурных компонент сжатых во времени входногосигнала и опорного сигнала. Опорные сигналы формируются в цифровомсинтезаторе отсчетов 8 к представляют собой параллельные многоразрядные коды следующие с частотой дискретизации Г,Сигналы с выходов первого и третьего перемножителей 4 и 7 вычитаютсяв первом сумматоре 9, а сигналы с выходов второго к четвертого перемножителей 6 и 5 суммируются во втором сумматоре 10 с выходов первого314и второго сумматоров 9 и 10 сигналыпоступают на мультиплексоры 1 и 12,где осуществляется их перемножениена "весовуи" функцию, которая имеет 5 6 7 510 вид( Тч/4 где Т- интервал накопления,Перемножение осуществляется в результате сдвига по сигналам управления с постоянного запоминающего устройства 13, которое управляется счетчиком 15 адреса.После перемножения на "весовую" . функцию сигналы поступают на первый и второй накопительные сумматоры 14 и 16, где осуществляется усреднение на интервале Т накопления действительной и мнимой частей произведения квадратурных компонент входного и опорного сигналов. Время накопления определяит разрешуищую способность анализатора. спектра.С выходов накопительных сумматоров 14 и 1 б результаты усреднения действительной и мнимой частей про - изведения квадратурных компонент входного и опорного сигналов Х,У поступают на вычислители 17 и 19 модуля, с первых выходов которых сигналы .поступают на схемы 18 сравнения, со вторых - на сдвиговые регистры 20, 22, с выхода схемы 18 сравнения сигналы поступают на второй вход первого сдвигового регистра 20 и через элемент НЕ 21 на второй вход второго сдвигового регистра 22. На сдвиговых регистрах 20, 22 осуществляется сдвиг на один разряд многоразрядного кода с выхода того вычислителя модуля, где код окажется меныце.Сигналы с выходов сдвиговых регистров 20,22 суммируются в третьем сумматоре 23. Таким образом, осуществляется алгоритм Х/2 + У, при Х с У Х У/2, при УХ Полученное в результате число 2, содержит в себе информации об уровне спектральной составляющей входного сигнала. Параллельно с цифро 1/4 ЗТн /8 (с Т 1,/2 1/2 Т/4 с /е.сЗТ/8 0 в остальных точках. 20 25 30 35 40 45 50 55 вого синтезатора отсчетов 8 снимается код частоты, соответствует анализируемой спектральной составляющей,Количество необходимых режимов можно легко увеличить.По сравнению с известным предлагаемое изобретение позволяет увеличить чувствительность анализа спектра эа счет уменьшения уровня боковых лепестков в амплитудно-частотной характеристике одиночного фильтра и уменьшения ее зависимости от фазы входного сигнала. Формула изобретения Цифровой анализатор спектра,содержащий первый и второй накопительные сумматоры, первый и второй сумматоры, цифровой синтезатор отсчетов, первый, второй, третий и четвертый перемножители, первое и второе оперативные запоминающие устройства и Блок преобразования аналог- цифра, вход которого соединен с входом анализатора, а первый и второй выходы соответственно соединены с входами первого и второго оператив- ных запоминаиших устройств, выходы которых соединены с первыми входами первого и второго, третьего и четвертого перемножителей соответственно, а выходы первого и третьего перемножителей соединены соответственно с первым и вторым входами первого сум матора, выходы второго и четвертого перемножителей соединены соответственно с первым и вторым вхсдами второго сумматора, при этом первый выход цифрового синтезатора отсчетов соединен с вторыми входами второго и третьего перемножителей, а второй выход соединен с вторыми входами первого и четвертого перемножителей, третий выход цифрового синтезатора отсчетов является первым выходом анализатора, о т л и ч а и щ и й с я тем, что, с целью увеличения чувствительности анализатора, в него введены третий сумматор, первый и второй мультиплексоры, постоянное запоминающее устройство, первый и второй вычислители модуля, первый и второй сдвиговые регистры, схема сравнения, элемент НЕ и счетчик адреса, выход которого соединен с входом постоянного запоминающего устройства, выход которого соединен с первыми4516 Составитель А.ГубановРедактор И.Сегляник Техред Л.Олийнык Корректор Г.Решетник Заказ 7075143 Тираж 711 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР 113035, Иосква, Ж, Раушская наб., д. 4/5 Производственно-полигр;.Фическое препприятие, г. ужгород, ул, Проектная, 4 входами первого и второго мультиплексоров, вторые входы которых соответственно соединены с выходамипервого и второго сумматоров, а выходы первого и второго мультиплексоров соответственно соединены с входа"ми первого и второго накопительныхсумматоров, выходы которых соединены соответственно с входами первого 10и второго вычислителей модуля, первые выходы котооых соединены с первым и вторым входами схемы сравнения,17 6выход которой соединен с первым входом первого сдв;гового регистра и через элемент НЕ - с первым входом второго сдвигового регистра, при этом вторые выходы первого и второго вычислителей модуля соединены соответственно с вторыми входами первого и второго сдвиговых регистров, выходы которых соединены с первым и вторым входами третьего сумматора, выход которого является вторым выходом анализатора.