Устройство для измерения средней частоты частотно манипулированных сигналов

(19) 4 с 01 к 23/О ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ СВИДЕТЕЛЬСТВУ АВТОРСК 44257328/ 05.06.87 15.01.89 Таганрог тут им. Ю,А, Гел Клименко 621.317( Авторско 3157, кл торское 7985, кл Бюлский радиотехническийВ,Д. Калмыковаоже, А.П. Дятлов,и Е.И. Коваленко088.8)е свидетельство СССРС 01 К 23/00, 1986етельство СССР01 К 23/00, 1986,инсти(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ СРЕДНЕЙ ЧАСТОТЫ ЧАСТОТНО-МАНИПУЛИРОВАННЫХ СИГНАЛОВ(5) Изобретение относчтся к радио- измерительной технике и может быть использовано для измерения средней частоты частотно-манипулированных сигналов. Цель изобретения - повышение точности. На входы фазового коррелятора 4 через линию 1 задержки и непосредственно поступает входной сигнал, который преобразуется в два видеосигнала. На выходе интегратора 5 выделяется постоянная составляющая, которая поступает на первый вход блока О вычитания, гдевырабатывается., переменная составляющая, поступающая на вход двухполупериодного выпрямителя 17. Постоянная составляющая выделяется интегратором 6. Напряжение с выходаблока 11 вычитания поступает на входдвухполупериодного выпрямителя 18.На выходах интеграторов 7 и 8 изпродетектированных напряжений выделяются постоянные составляющие. Информация о знаках расстройки вь."рабатывается в знаковых детекторах 12,13, 14. Выходное напряжение перемножителя 15 усредняется интегратором9В перемножителе 16 определяетсязнак оценки частоты. После деления вблоке 19 сигнал преобразуется в функциональном преобразователе 20 и индицируется в блоке 21, Задержка сигнала осуществляется также в линих 2,3 задержки. 2 ил,1451616 прямителя 17, вход которого соединен с выходом блока 10 вычитания, соединен через интегратор 7 с первым входом блока 9 деления. Выход двухполупериодного выпрямителя 18, вход которого соединен с выходом блока 11 вычитания, соединен через интегратор 8 со вторым входом блока 19 деления. Выход знакового детектора 12, вхрд которого соединен с выходом блока 10 вычитания, соединен с первым входомперемножителя 15. Выход знакового детектора 13, вход которого соединен с выходом блока 11 вычитания, соединен со вторым входом перемножителя 15, Выход интегратора 9, вход которого соединен с выходом перемножителя 15, соединен с первым входом знакового детектора 14, выход которого соединен с первым входом перемножителя 6. Выход Функционального преобразователя 20, вход которого соединен с выходом блока 9 деления, соединен со вторым входом перемножителя 16. Выход перемножителя 16 соединен со входом блока 21 ищикации.Устройство для измерения средней частоты частотно-манипулированных сигналов работает следующим образом.В течение времени наблюдения (О, Т) на вход устройства поступает частотно-манипулированный (ЧМн) сигнал, который при модуляции с разрывом фазы несущей и разности частот "нажатия" и "отжатия" ЬЯ можно записать Изобретение относится к радиоизмерительной технике и может быть использовано в радиотехнических и из. -мерительных устройствах преднаэ5наченных для измерения средней частоты частотно-манипулированных сигналов,Цель изобретения - повышение точности измерений. ОНа фиг. 1 представлена блок-схемаустройства для измерения среднейфчастоты частотно-манипулированныхсигналов на Фиг. 2 - временные диаграммы, поясняющие работу устройства.Устройство для измерения среднейчастоты частотно-манипулированныхсигналов содержит линии 1,2 и 3 задержки, фазовый коррелятор 4 интеграторы 5-9, блоки 10 и 11 вычитания, знаковые детекторы 12-14,перемножители 15 и 16, двухполупериодные выпрямители 17 и 18, блок 19 де-ления, функциональный преобраэователь 20 и блок 21 индикации.Первый вход Фазового коррелятора4 соединен с входной шиной через линию 1 задержки, второй - непосредственно.ЗО Б(с) = Ысовиср+Си/2 Ь(С) с +Ю,="(к к+ )О, еф(с, е,) Ь (е) = Ь, гес к (е), гесс (е) 55 с в ероятностью Р 1 и я = Я, + с веЬы 2роятностью Р 2. Вероятности Р и Р 2 появления символов с частотами Я и Выход интегратора 5, вход которого соединен с первым выходом Фазового коррелятора 4, соединен с первым входом блока 10 вычитания. Выход линии 2 задержки, вход которой соединен с первым выходом Фазового коррелятора 4, соединен со вторым входом блока 10 вычитания. Выход интегратора 6, вход которого соединен со вторым выходом фазового коррелятора 4, соединен с первым входом блока 11 вы - читания, Выход линии 3 задержки, вход которой соединен со вторым выходом Фазового коррелятора 4, соеди" нен со вторым входом блока 11 вычитания. Выход двухполупериодного выВеличины Ь =или.(-1). НаборЬк) образует двоичный код, в соответствии с которым частота сп-.налаМд принимает, два значения: цЯ2 амплитуда входного сигнала;средняя частота,начальная фаза;модулирующая функция+ - +ь(ссов(и, +)с Б, Г ЬЯ0 = ( 1-Ь соз(И - - )с 4 (. 3 Ю 2 Напряжение на втором выходе фазо- произведению амплитуд перемножаемыхвого коррелятора 4 пропорционально сигналов и синусу разности их фаз 4( дп( 1 481 п Яс 25На выходе интегратора 5 через вре- составляющая, которая с учетом примя наблюдения выделяется постоянная . нятых обозначений будет равна ц Д П 2 ЬО )лш 0 = Р 1 - "сов(О -- ) + Р 2 соз(И +, 2 4 . Р 2 4 Это напряжение поступает на пер- вход которого поступает задержаннаявый вход блока вычитания, на второй на время 1= Т реализация сигнала Ни1-Ь(с-Т) соэ(Ссср- - )с + (1+Ь(й-Т) соэ(Ис + )с,На выходе интегратора 6 через время наблюдения выделяется постоянная составляющая, которая с учетом принятых обозначений будет равна На выходе блока 10 вычитания вырабатывается переменная составляющая, представляющая собой-центрированный процессП - П - ш Р 3. ОД= Р 1ы(и,р -- ) лЭто напряжение поступает на первый вход блока 1 вычитания, на второй вход которого постуйает задержанная на время= Тя реализациясигнала 80+ 1+Ь ( Т)( э дп (ср 2 )Б Г Ь,- "-1-Ь(-Т ) здп(Я - )с 22 43 ср На выходе блока 11 вычитания вырабатывается переменная составляющая, представляющая собой центрированный процесс о11 г = Над ш ПД. Для того, чтобы получить аналитические соотношения, характеризую 3 145 б ц за время наблюдения(0, Т,) априори неизвестны. Входной сигнал поступает на входы фазового коррелятора 4 через линию 1 задержки и непосредственно. Фазовый коррелятор 4 из входных сигналов, сдвинутых по фазе на,эа счет действия линии 1 задержки, вырабатывает на выходе два видеосигнала, пропорциональные синусу и косинусу фазового сдвига ( между каналами, эависяб4щего от частоты входного сигнала, При условии с, сс Т, где- постоянная времени линии 1 задержки, а Т - длительность элемейтариой по-, сыпки сообщения, искажениями, обусловленными перекрытием во времени импульсов с разными несущими частотами, можно пренебречь. Тогда напряжение на первом выходе фазового коррелятора 4 пропорционально произведению амплитуд перемножаемых сигналов и косинусу разности их Фаз- дц(+) + ац(-)ц= ьц(+) + дц(-),Фгде ,ЫЗн (+),6 ц (+) - положительная составляющая размаха напряжения на выходе блоков вычитания 10 и 11,145 616 ау(-),дц(-) й 2Ьцн(1 щ соз(Ю,с)-ш 0, = 2 Р 2 в 1 п - (, впу)аа1О Г -) цаа 1 . л ц . ЬяЬц(1 ш ц зпИ с - 2 Р 2 - ш- зп ь созЯ, с,Для временного интервала Ь 1. 6 ЗО отношенияб( - 1,) справедливы следующие сой йо г. 1 ц, л ца) . ЬяМшц- сова = 2 Р 1 - в 1.п с, виспа"(-144 2 Ч 2ц(Ч 4 зып(д -шцД = 2 Р - впсов О с,Напряжение с выхода блока 10 вы- интегратора 7 из продетектированногочитания поступает на вход двухполу напряжения выделяется постояннаяпериодного выпрямителя 17. На выходе составляющая тт т /ц 1 - -/ц(а)/аа - Р) 1 а/ + Р 2/айа.,) т2 Р 1 Р 2 з 1 п 2здпЯс 50 де интегратора 8 из продетектированного напряжения выделяется постоянная составляющая Напряжение с выхода блока 1 вычитания поступает на вход двухполупериодного выпрямителя 18. На выхоНщ и,4 - -(Са)аа - РЗ (ацаа,.1 а Р 2(аи- т,цаа ЬИ2 Р 1 Р 2 вп созЫ, ь,2 щие напряжения на выходе блоков вычитания 10 и 11, воспользуемся диаграммами, приведенными на фиг. 2 для случая положительной расстройки И,- Иа)ъ О, где Я - опорная частота5 фазового .коррелятора 4,На фиг. 2 а изображена зависимость выходного напряжения фазового коррелятора 4 от изменения частоты гар О монического сигнала (статическая дискриминационная характеристика).На фиг. 2 б представлены зпюры напряжений на вьасоде фазового коррелятора 4 при воздействии 4 Ин сигнала. 1На фиг. 2 в представлены эпюры напряжений на выходе блоков вычитания 1 О и 1.Размах напряжений на выходе блоков вычитания 10 и 11 можно пред ставить как сумму двух составляющих- отрицательная составляющая размаха напряжения на выходе блоков вычитания 10 и 11.С учетом принятых обозначений получим следующие соотношения для составляющих размаха напряжений на выходе блоков вычитания 10 и 11.Для временного интервала Ьй, Е Е(й ". й-) справедливы следующие соот- ношенияИ) Вап П (с) 1 г,На выходе блока 19 деления имеемш Г 0 (г)О .й-ГЮРВ функциональном преобразователе 5 20 осуществляется функциойальное преобразование вида агсйд(х),Таким образом, выражение для оценки средней частоты Я, имеет видо 1 ОИ, = агседПолученная формула для оценки (д, не содержит информации о знаке расстройки Я относительно опорной час тоты,а фазового коррелятора 4. Для формирования информации о знаке расстройки, напряжения с выхода блоков вычитания 10 и 1 поступают на входы знаковых детекторов 12 и 13, На вы ходе знаковых детекторов 12 и 3 формируются напряжения вида В зависимости от расстройки средней частоты Яо относительно опорнойчастоты ао фазового .коррелятора 4,напряжение на выходе интеграторовпринимает два значения 1 или (-1),На выходе знакового детектора 14 опРеделяется знак функции Ин В перемножителе 16 осуществляется при- З 5освоение знака оценке ЯС учетом изложенного формула дляполучения оценки Я принимает видт Г 10 й)11,БКпЮи) агсГК11 (Ц 40 Результаты измерения Я отображаются на блоке 21 индикацйи.Таким образом, результаты измерения средней частотыне зависят.от ста тистических характеристик модулирующего кода (Р и Р 2), разноса частот 6 Я и амплитуды Б входного сигнала. По сравнению с известным устройством, в предлагаемом устройстве для измерения средней частоты частотно-манипулированных сигналов расширяется, в два раза диапазон однозначного измерения средней частоты У,Р (от28 К/с,М 6(1+4 К)/2) до - п(1+4 К)/ /2 йы 1 (1+4 К)/2.), что приводит к повьппению точности измерений.Кроме того, отсутствие операции квадрирования, существенно меньший динамиЭти напряжения поступают на входыперемножителя 15о о11- Бап 0 И) Яапа(г). Выходное напряжение перемножителя 15 усредняется интегратором 9 с целью повьппения помехоустойчивости ческий диапазон ухудшения напряжения и меньший уровень нелинейныхискажений., чем в случае квадрирования, также приводит к повьшению точности измерения. Формула изобретенияУстройство для измерения средней частоты частотно-манипулированных сигналов, содержащее линию задержки, фазовый коррелятоР, последовательно соединенные первый интегратор и первый блок вычитания, последовательно соединенные второй интегратор и второй блок вычитания, последовательно соединенные блок деления и функциональный преобразователь, а также третий и четвертый интеграторы и блок индикации, вход линии задержки является входом устройства, выход линии задержки соединен с первым входом фазового коррелятора, второй вход которого соединен с входом линии задержки, о т л и ч а ю щ е е с я тем, что, с целью повьппения точности, в него введены вторая и третья линии задержки, последовательно соединенные первый знаковый детектор, первый перемножитель, пятый интегратор, второй знаковый детектор и второй перемножитель, первый и второй выпрямители и третий знаковый де1451 б 10 Составитель Ю. Минкин Техред Л. Олийнык орректор Л, Пилипенко едактор гл каз 7075/43 Тираж 711ИИПИ Государственного комитета по изобретениям и 113035, Москва, Ж, Раушская наб Подписноеткрытиям при ГКН д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная,тектор, выход которого соединен свторым входом первого перемножителя,вход которого соединен с выходомвторого блока вычитания и .с входомвторого выпрямителя, ваход которогоподключен к входу четвертого интегратора, выход которого соединен с первым входом блока деления, второйвход которого соединен с выходомтретьего интегратора, вход которогочерез первый выпрямитель подключенк выходу первого блока вычитания,16 1 Овторой вход которого через вторуюлинию задержки соединен с входомпервого интегратора и первым выходомФазового коррелятора, второй выходкоторого подключен к входу второгоинтегратора и через третью линиюзадержки к второму входу второгоблока вычитания, выход функционального преобразователя соединен с вторым входом второго перемножителя,выход которого соединен с входомблока индикации.