Матричное вычислительное устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистииеских Республик) М. Кл. б 06 Р 7/38 асударстаенный комнт Совета онннстроа ССС ао делам нэобретеннйн аткрытнй(088.8) Ь) Дата опубликовайия описания 28.06,77 2) Авторы изобрете Е. И. Брюхович и А, М. Карцев Заявите рдена Ленина институт кибернетики АН Украинской С(54) МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТ равнением, Каждый блох в, вход переноса (занятия ычитании), а также выход ирующим уода операнд тания с ш имеет два десятка при диницы и уммы илиВсе эт набор опе разности,и устройст ыполняют ограниченный того, они не позволяют машины, которые могут рации. Кроме числительные ои в позиционнои системе счисления, так ной системе счисления остаточныХ работать ка и в ннерци О классов. Наиболее близким к изобретению по своей технической сущности является матричное вычис лительиое устройство, содержащее блоки расстанов ки операндов и сравнения операндов, входы ко торых подключены к двум входам устройства, и матрицу памяти. Это устройство имеет большое количество аппаратуры, что вызывает большие затраты, значительную часть которых составляет матрица памяти, содержащая Р(Р- ) / 2 двухоО входовых элементов И при основании системы счисления Р. Целью изобретения является сокращение обо. рудования устройства. Достигается э т 25 блоки расиоэнава яИзобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах, работающих как в по. зиционных системах счисления, так и в непозиционных системах остаточных классов.Известно устройство для выполнения арифметических и логических операций. Это устройство содержит прямоугольную матрицу из логических ячеек и управляющих ячеек - по одной на каждом из столбцов матрицы, Каждая управляющая ячейка состоит из двух каскадов, может находиться в состоянии "1" либо "0" и служит для управления всеми операциями, выполняемыми соответствую.щим столбцом. Каждая ячейка матрицы, также состоящая из двух каскадов, связана с соответст.вующей управляющей ячейкой и вырабатывает выходные сигналы в зависимости от трех входных сигналов. Каждый столбец матрицы может быть выбран с целью выполнения соответствующей арифметической или логической операции.Известно также устройство, которое иредназначено для сложения, вычитания, умножения, деле.ния, возведения в степень, извлечения корня и перекодирования многоразрядных двоичных чисел,Устройство содержит блоки сложения и вычито тем, что устроисгво содержи ния, коммутации, формированиравляннцих сигналов, вторичной расстановки операндов и определения совпадения входных сигналов, причем вход первого блока распознавания подключен к выходу блока расстановки операндов, первый и второй входы первого блока коммутации подключены соответственно к выходам блока рас. становки операндов и первого блока распознавания, входы второго и третьего блоков распозна. вания подключены соответственно к первому и аторомч выходам первого блока коммутации, первый и второй входы второго блока коммутации соединены соответственно с первым выходом пер вого блока коммутации и первым выходом блока формирования управляющих сигналов, входы которого соединены соответственно с выходами второго и третьего блоков распознавания, первые входы блока вторичной расстановки операндов и блока определения совпадения входных сигналов соединены с вторым выходом первого блока коммутации, вторые входы - с выходом второго блока коммутации; выход блока вторичной расстановки операндов через матрицу памяти соединен с первым входом третьего блока коммутации, второй и третий входы которого подключены соответственно к выходу блока определения совпадения входных сигналов и к второму выходу блока формирования управляющих сигналов, первый и второй входы четвертого блока коммутации подключены соот. ветственно к выходам третьего блока коммутации и псрвого блска распознавания, выходы четвертого блока коммутации и блока сравнения операндов соединены с соответствующими выходами устройства,Блоки распознавания и блок формирования управляющих сигналов вырабатывают управляющие сигналы в зависимости от того, к какой из частей таблицы, отображаемой матрицей памяти, осуществляется обращение; блоки коммутации необходимы для подключения входов и выходов матрицы памяти к входам и выходам матричного вычислительного устройства соогветствеццо по сигналам, вырабатываемым блоками распознавания и блоком формирования управлявших сигналов; блок вторичной расстановки операндов и блок совпадения входных сигналов необходимы для исключения избьпочных элементов матрицы памя. ти, Это позволяет использовать каждьш дцухвходовый элемент И матрицы памяти для определения группы в общем случае различных значений.На чертеже представлена блок схема матричного вычислительцо о устройства.Преллагаемая блок-схема солержит блок 1 расстановки операндов, блок 2 сравнения оцеран. дов, блок 3 распознавания, блок 4 коммутации, блоки 5, 6 распознавания, блок 7 формирования управляющих сцпьэлов, блок 8 коммутации, блок Ч вторичной расстановки операндов, блок 10 опреде. ленин совпадения входных сигналов, матрица 11 памяти, блоки 1 и 13 кол 1 л 1 угацци, выходы 14, 15 и входы 16, 17 устройства. Блок 3 имеет число входов, равное выбранномуоснованию системы счисления, и реализуется с помощью элементов И, ИЛИ.Блок 4 представляет собой матрицу элементов 5 И и содержит число вертикальных шиц, равноевыбранному основанию, и две горизонтальные шины. Входы элементов И, расположенных в однои строке ( в одном столбце), подключены соответственно к одной горизонтальной (вертикальнои 10 шине), Блоки 5, 7 реализуются с использованиемэлементов И, ИЛИ, Блок Ь представляет собой многовходовую схему ИЛИ. Блок 8 представляет собой матрицу элементов И, горизонтальные шины которой подключены соответственно к выходам 16 блока 7, а вертикальными шинами блока 8 являются те же выходы блока 4, которые являются входными для блока 5.Блок 9 представляет собой набор двухвходовых элементов ИЛИ, блок 10 - набор двухвходо- Ю вых элементов И.Блок 12 представляет собой матрицу элементовИ, вертикальные шины которой подсоединены к выходам матрицы 11 и блока 10, а горизонтальные шины подсоединены соответственно к выходам М блока 7.Блок 13 представляет собой матрицу элементовИ, вертикальные шины которой подсоединены к выходам блока 12, а горизонтальные - к выходам блока 3.ЗО Матричное вычислительное устройство работаетследующим образом, Операнды с входов 16, 17 устройства поступают на входы блоков 1 и 2. Если операнды равны, то сигнал поступает ца выход 15 устройства по выходу блока 2, номер которого 85 равен величине любого из операндов.Если операнды це равны, то в блоке 1 возбуждаются два выхода, номера которых совпадают с величинами операндов соответственно. Сигналы поступают на входы блоков 3, 4. В блоке 3 выра О батывается управляюгций сигнал ца одном из выходов, в блоке 4 осуществляется передача каждого из двух сигналов, к одному из двух выходов, в зависимости от того, на какой из управляющих входов цоступае г сигнал от блока 3.4 Для четных (нечетных) значений основания свыхопов блока 4 сигналы, соответствующие опе.ранцам, поступают ца одноименные входы блоков 5, 8 или ца соогветствуюцше входы блоков 6, 9, 10.Г выходов блоков 5 и 6 сигналы поступают ца 50 вход блока 7, который вырабаэывает управляющиесигналы ца соответствующих выходах.В блоке 8 осуществляется передача сигналов,поступающих от любого из выколов блока 4 к одному из двух выходов, в зависимости от того, на какой из управляющих входов поступает а гнал из блока 7.С инходов блока 8 сигцагпн носгупают ца соответствуюццге входы блоков 9 и 10.Выхо.шыс сигналы блока 9 поступают ца входы 60 матоццы 11, вь,холцые сигналы когорой ц блока 10поступают на вход блока 12, Одновременно по одному из управляющих входов блока 12 поступает сигнал с выхода блока 7. С выхода блока 12 сигнал поступает на вход блока . 3,Одновременно по одному из управляющих входов блока 13 поступает сигнал с соответствующего выхода блока 3. При этом, на выходе блока 13 появляется сигнал, соответствующий результату операции, Минимальный положительный эффект от внедрения изобретения по сравнению с известным устройством наблюдается при основании большем 30, Экономический эффект от внедрения устройства тем больше, чем больше величина основания,Формула изобретенияМатричное вычислительное устройство, содер. жащее блоки расстановки операндов и сравнения операндов, входы которых подключены к двух входам устройства, и матрицу памяти, о т л и ч а ющ е е с я тем, что, с целью сокращения оборудова. ния, оно содержит блоки распознавания, коммутации, формирования управляющих сигналов, вторич.ной расстановки операндов и определения совпадения входных сигналов, причем вход первого блока распознавания подключен к выходу блока расстановки операндов, первый и второй входьь первого блока коммутации подключены соопзетственно к выходам блока расстановки операндов и первого блока распознавания, входы второго и третьего блоков распознавания подключены соответственно к первому и второму выходам первого блока коммутации, первый и второй входы второго блока коммутации соединены соответственно с первым выходом первого блока коммутации и Опервым выходом блока формирования управляющих сигналов, входы которого соединены соот.ветственно с выходами второго и третьего блоков распознавания, первые входы вторичной расстановки операндов и блока определения совпадения входных сигналов соединены с вторым выходом16первого блока коммутации, вторые входы - с выходом второго блока коммутации, выход блока вторичной расстановки операндов через матрицу памяти соединен с первым входом третьего блока коммутации, второй и третий входы которого 3)подключены соответственно к выходу блока определения совпадения входных сигналов и к второму выходу блока формирования управляющих сигналов первый и второй входы четвертого блока коммутации подключены соответственно к вы. Збходам третьего блока коммутации и первого блока распознавания, выходы четвертого блока коммута.ции и блока сравнения операндов соединены с соответствующими выходами устройства,В.лакт Корректор нча кси НИИП и 1 го комиссара ( овск изобретений и оикрм з, Ж.35. Ра пьекаи иа и.и 1 аи ННГ На еи", с. ирои,1 и.1 скиаи. Заказ 459/23 Тираж осуцчре Гие ио ленам 303 Ч а