Цифровой функциональный преобразователь

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) И 1) 218 А 9 4 С 06 Р 7/544 13 в ф Й1 Й1ВКБЛ К"," ЕУ. 4 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ССР 79. РЕО БРА ычислино для еме Дав ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относится ктельной технике и предназначвоспроизведения полиномов по Гернера. Цель изобретения - сокращение времени вычислений функций с высокой степенью нелинейности. С этойцелью в устройство, содержащее триггер 1, элементы И 2,3, счетчик 4,блок 5 памяти, сумматор 7, регистр 8,коммутатор 9 и умножитель 10, дополнительно введены блок 6 памяти. Времявычисления сокращается за счет разбиения области изменения аргумента наравные подынтервалы и аппроксимациина каждом из подынтервалов функциональной зависимости полиномом меньшейстепени. 2 нл.74218 2 Г 9=аП 2+Г 8 П 2. 40 45 50 55 1 13Изобретение относится к вычислительной технике, предназначено длявоспроизведения полиномов по схемеГернера и является усовершенствованием устройства по авт. св. Ф 877526.Цель изобретения - сокращениевремени вычислений функций с высокойстепенью нелинейности,На фиг.1 приведена блок-схемаустройства; на фиг,2 - циклограммаработы устройства.Цифровой функциональный преобразователь содержит триггер 1, элементыИ 2, 3, счетчик 4, блоки 5, 6 памяти, сумматор 7, регистр 8, коммутатор9, умножитель 10, вход 11 запуска,вход 12 тактовых импульсов и вход 13кода аргумента, область изменения аргумента Х, т.е. отрезка ОХ,разбивается на Н равных подынтервалов. Таким образом, зависимость У (Х)воспроизводится в преобразователе путем вычисления одного из Н полинамоввидамУ,=а Х,;.огде индекс 3 зависит от величины аргумента Х и определяется из условия: Х ХБ 1 Бмакс,) маНа каждом из подынтервалов функ-., циональная зависимость Т (Х) может быть аппроксимирована с требуемой точностью отдельным полиномом уже относительно меньшей степени, что и обеспечивает сокращение времени вычисления функций с высокой степенью нелинейности. Для каждого 3-го подынтервала в блоке 5 памяти хранится свой набор коэффициентов полинома а,а, , а в блоке 6 памяти- коэффициент .а 1,Число подынтервалов Ы выбрано равным 2, что упрощает определение номера 1-подынтервала, которому принадлежит текущее значение Х, так как в этом случае значение кода в М старших разрядов кода аргумента Х рав- НО 1.Преобразователь выполнен на базе потенциальных цифровых элементов, триггеры которых переключаются в некоторые моменты времени после окончания импульсов на их синхронизирующих входах.Устройство работает циклически.Запуск каждого цикла вычисления производится с входа 11 по импуль 5 10 1 с 20 25 30 35 сам запуска И 311, следующим с частотой Г 1, , а работа в цикле синхронизируется с входа 12 по тактовым импульсам ТИ 12, следующим с частотой Г . При этом импульсы И 311 и ТИ 12 синхронизированы между собой так, что каждый ИЗ 11 по длительности совпадает с одним из ТИ 12, а ГшХ . Значетиние аргумента Х в течение цйкла не изменяется.Каждый цикл работы преобразователя состоит из ш тактов, в течение каждого из которых выполняются опера" ции умножения и сложения, В конце каждого такта результат вычислений заносится в регистр 8.Перед началом очередного цикла вычислений на выходе триггера 1 имеется сигнал "0", которым производится фиксированная запись числа шв счетчик 4 и запрещается прохождение тактовых импульсов ТИ 12 с входа 12 преобразователя через элемент И 3. Сигнал "0" с выхода триггера 1 обеспечивает существование на выходе первого элемента И 2 сигнала П 2=0, .поступающего на управляющий вход коммутатора 9, на первую группу входов которого поступает код функции Р 8 с выходов регистра 8, а на вторую группу входов - код коэффициента а с выходов блока 6 памяти,Коммутатор 9 по сигналу П 2 и кодам а и Г 8 формирует на своих выходах код функции Р 9 в соответствии с выражением Этот код поступает на первую группу входов умножителя 10, на вторую группу входов которого поступает код аргумента Х с входа 13 кода аргумента преобразователя, Умножитель 10 по кодам Х и Г 9 вырабатывает на своих входах код функции Р 10 в соответствии с выражениемГ 10 = Х Р 9.М старших разрядов кода аргумента Х (т.е. код числа 3) поступают на входы блока 6 памяти, где содержатся коды коэффициентов а ац, , и на группу старших разрядов входов блока 5 памяти, на группу младших разрядов входов которого поступает код числа шс выходов счетчика 4. В первом блоке 5 памяти содержатся коды коэф- фициентовй,оО,-а аъ- , оать-, -5Поэтому коды чисел 1 и шобеспечивают существование на выходах первого и второго блоков памяти кодовкоэффициентов а ,и асоответстванно. 10Код коэффициента а;поступаетна первую группу входов сумматора 7,на вторую группу входов которого поступает код функции Г 10. Сумма аш, ++Х Р 9 с выхода сумматора 7 поступаетна вход регистра 8,Цикл вычисления начинается с поступлением на преобразователь очередного И 311, по которому запрещаетсяработа первого элемента И 2 (т.е, вмомент действия И 311 П 2=0), а триггер1 устанавливается в "1" и тем самымснимает сигнал фиксированной записисо счетчика 4 и разрешает прохождениечерез элемент И 3 импульсов ТИ 12 навычитающий вход счетчика 4 и вход записи регистра 8.На выходе элемента И 3 начинаетформироваться из ТИ 12 последовательность импульсов ПИЗ, первый импульскоторой совпадает с импульсом И 311,Следовательно, после окончания перво"го такта вычислений (первого импульса ПИЗ) счетчик 4 переходит в состояние ш, в регистр 8 заносится кодУ =а , +Х а;35а на управляющем входе коммутатора 9устанавливается сигнал фП 2=1, которыйостается неизменным в течение всегорассматриваемого цикла вычислений.К концу второго такта вычислений (к40моменту окончания второго импульсаПИЗ) на выходах сумматора 7 вырабаты-.вается коди=а;л+7 Х. Таким образом, к концу 1-го такта вычисления (при 1 с 1 с ш) на выходах сумматора 7 формируется код полинома У, в соответствии с выражениемУ, =а +Х У;,;В момент действия ш-го импульса последовательности ПИЗ на выходах сумматора 7 вырабатывается код поли- нома 7 , а на выходе переполнения счетчика 4 появляется импульс переполнения И 4, По И 4 с преобразователя можно снять результат вычисления - код 1 с выходов сумматора 7, Со счетчика 4 импульс И 4 поступает на счетный вход триггера 1 и устанавливает "0" на его выходе. Одновременно в регистре 8 последним импульсом ПИЗ производится запись кода с выходов сумматора 7. На этом цикл вычислений заканчивается, а очередной цикл начинается с поступлением на преобразователь очередного И 311.В любой момент времени между окончанием И 4 и окончанием последующего И 311 с регистра 8 может быть снят результат предыдущего цикла вычислений - код УФормула и з о б р е т е н и яЦифровой функциональный преобразователь по авт. св. В 877526, о т - л и ч а ю щ и й с я тем, что, с целью сокращения времени вычисления функций с высокой степенью нелинейности, в него дополнительно введен второй блок памяти, выход которого соединен с второй группой входов коммутатора, вход кода аргумента преобразователя соединен с входом второго блока памяти и с группой входов старших разрядов адресного входа первого блока памяти, группа входов младших разрядов которого соединена с выходами счетчика,.Рыбченко Ред хре Тираж 704ИИПИ Государственного комитетапо делам изобретений и открытий5, Москва, Ж, Раушская наб Заказ 603/ ПодписноР