Вычислительное устройство

СООЗ СОВЕТСКИ СНИХ 126 О 94 СПУБ 19) 4 СО 49 ОПИСАНИ БРЕТЕНИ АВТОРСН СВИДЕП":Л зино,еения тавл е" АМ ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(71) Таганрогский радиотехнический институт им.В.Д.Калмыкова(56) Авторское свидетельство СССР У 1115050, кл. С 06 Р 7/552, 1983.Авторское свидетельство СССР У 1173410, кл. С 06 Р 7/49, 1983, (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к вычисли тельной технике и может быть применено в быстродействующих специали рованных вычислителях как автоном так и в составе больших ЭВМ в кач стве функционального расширителя. Целью изобретения является расшир ние класса решаемых задач за счет возможности вычисления квадратного корня в избыточной четвертичной системе. Устройство содержит входы аргумента, первый регистр, второй регистр, третий регистр, первую схему сравнения, триггер, элемент И, первый сумматор, элементы задержки первой группы, сумматор-умножитель, элементы задержки второй группы, элементы задержки третьей группы, второй сумматор, элементы И группы, третий сумматор, четвертый регистр, вторую схему сравнения, первый счетчик, второй счетчик, первый, второй и третий тактирующие входы, выход призна- аф ка останова. Работа устройства основана на итерационном процессе вычисзрядов значения корня, пред ого в избыточном четвертичном последовательном коде. 1 илИзобретение относится к вычислительной технике и может быть исполь- эовано в специализированных вычислителях,Целью изобретения является расши рение класса решаемых задач за счет возможности вычисления квадратного корня в избыточном четвертичном последовательном коде.На чертеже представлена функциональная схема устройства.Устройство содержит входы 1 аргумента, первый регистр 2, второй регистр 3, третий регистр 4, первую схему сравнения 5, триггер 6, элемент И 7, первый сумматор 8, элементы задержки 9-11 первой группы, сумматор-умножитель 12, элементы задержки 13-15 второй группы, элемент задержки 16-18 третьей группы, второй сумматор 19, элементы И 20-22 группы, третий сумматор 23, четвертый регистр 24, вторую схему сравнения 25, первый счетчик 26, втооай счетчик 27, первый 28, второй 2925 и третий 30 тактирующие входы, выход 31 признака останова.Устройство функционирует следующим образом.Работает схема в соответствии с алгоритмом 17 У = Р, (,) чу - -чу., (1)11 1 = 1,21 1 = - х, 351о где Р - функция выделения, которая указывает, что в качестве приращения берется старший разряд невяэки; 40 текущая невязка. На первом шаге половина аргумента х в четвертичном избыточном коде старшими разрядами вперед поступает на входы 1 аргумента устройства, При 45 прохо"бдении старшего разряда подается сигнал на первый тактирующий вхоц 28, и значение старшего разряда записывается в первый регистр 2 и одновременно в триггер 6 признак равен ства нулю старшего разряда, который формируется первой схемой сравнения 5После записи во второй регистр 3 всего числа подается сигнал на второй тактирующий вход 29 и, если 55 старший разряд нулевой, то на выходе элемента И 7 формируется сигнал, который сдвигает содержимое регистра 3 и прибавляет к содержимому счетчика 26 "1". Одновременно по этому сигналу происходит перезапись содержимого регистра 2 в регистр 24, Если старший разряд не нулевой, то на выходе элемента И 7 не образуется сигнала. На этом нулегой шаг заканчивается. В первом шаге происходит умножение разряда, записанного в регистре 24, на величину у, хранимую в регистре 4. Так как при извлечении квадратного корня аргумент предварительно нормализуется, то первый старший разряд всегда не нуль, В регистре 4 записана величина у,.. Для 1=1, у =у =О. Происходит умножеоние на у . Эта операция выполняетсяона сумматоре-умножителе 12, в котором реализуются две функции: умножение двух четвертичных цифр и прибавление к результату половины квадрата множителя.Выбор типа операции производится подачей сигнала на вход сумматора-умножителя 12 с выхода второй схемы сравнения 25, Сигнал, равный 1, выбирает вторую операцию, а сигнал, равный нулю, выбирает первую операцию. Это позволяет осуществить опе 1рацию (чу. у + - чу ), Так как2вес приращения всегда жестко связан с номером корректируемого разряда, то величина 1/2 ч у должна появиться только раз в момент прохождения этого разряда. Соответствующее слежение за этим осуществляется с помощью вхемы, состоящей из второй схемы сравнения 25 и двух счетчиков 26 и 27, В счетчике 26 хранится номер корректируемого разряда, а счетчик 27 указывает время прохождения этого разряда в текущем шаге. При совпадении содержимых счетчиков 26 и 27 схема сравнения выдает сигнал, равный единице, В нашем случае (первый шаг) чу, = ду, у =0 и в первом такте выполняется операция(чу,=О+ 0,2 чу ) Величина /2 в четвертичном коде равна 0,2. При умножении на 0,2 получаем трехразрядное числоВес первого разряда равен весу текущего разряда, а остальные имеют веса следующих младших разрядов. Произведение равно двухразрядному числу, первый разряд равен весу текущего разряда, Максимальное положительное=(0,21+1,102)=(0,312),Максимальное отрицательное с 1 ислоравно 5М =(0,2 х(-0,2)+0,2 х(-0,2) )=0,120 , Дпя кодирования чисел в избыточной четвертичной системе используются следующие цифры(0=0.00, 1=0,01, 2=0.10, 3=0,11, О1=1.11, 2=1.10).Как видим, цифры в максимальных по модулю числах не превышают разрешенного кодирования, Образующийся первый разряд выдается на первый вы ход, второй разряд на второй выход, а третий разряд на третий выход. Третий разряд задерживается на элементах задержки 16-8 и поступает на вход третьего аргумента сумматора- .0 умножителя 2 в следующем такте. Цифра этого разряда прибавляется к текущему произведению. Так как величина чу Формируется и прибавляется2в разряде, который определяется в 25 данный момент, а все младшие разряды у., следующие за ним, равны нулю,1то добавление цифры по третьему входу не переводит произведение двух цифр в запрещенное кодирование. Од новременно при прохождении корректируемого разряда необходимо величину коррекции из регистра 24 прибавить к текущему разряду. Это осуществляется подачей сигнала со схемы сравнения 25 на группу элементов И 20-22, которые открываются, и содержимое регистра 24 и текущий разряд у складываются на сумматоре 23. Полученный скорректированный разряд записы 40 вается в текущий разряд регистра 4. Первый текущий разряд произведения двух цифр из сумматора-умножителя 12 поступает на вход второго сумматора, 19, на другой вход поступает второй разряд предыдущего произведения через элементы задержки 3-15, на третий вход сумматора 19 поступает текущий разряд невязки из регистра 2. В сумматоре 19 выполняется следующая операция: (Я в (П - Я ) , где- разряд невязки Е П - первый разряд текущего произведения цифр; Б - второй разряд предыдущего произведения. Получаемая сумма не превышает двух разрядов, Старший разряд непосредственно, а младщий через элементы задержки 9-11, что позволяет выровнять веса разрядов, поступают на первый сумматор 8, где образуется первое приближение старшего разряда невязки. В следующем такте повторяются все перечисленные операции (за исключением прибавления 1/2 7 у , предполагаем, что про 2исходит отыскание первого старшего разряда корня), После суммирования поступивших цифр в первом сумматоре 8, если возникает перенос, то он добавляется к предыдущему разряду и Формируется окончательное значение старшего разряда невязки, который поступает на выход сумматора 8.При выдаче старшего разряда на первый тактирующий вход 28 поступает сигнал, и он записывается в регистр 2. Одновременно результат анализа на нуль старшего разряда со схемы сравнения 5 записывается в триггер 6. Кроме того, старший и последующие разряды новой невязки записываются по серии С , поступающей со входа 30 в регистр 3, После определения всех и разрядов невязки по - дается сигнал на вход 29, который сдвигает содержимое регистра 3 в сторону старших разрядов и наращивает счетчик 26 на "1" в случае, если старший разряд был равен нулю, в противном случае схема не реагирует на сигнал и в следующем шаге продолжается корректировка этого же разряда у . Процесс продолжается до определения точного значения разряда, что определяется по равенству нулю старшего разряда невязки. При равенстве нулю старшего разряда происходит сдвиг на разряд невязки. Этот сдвиг увеличивает невязку. Необходимость этого обусловлена тем, что изменяется вес определенного разряда величины у., он уменьшается. Чтобы не перестраивать схему умножения, можно увеличить вес нсвязки и тем самым выровнять величины Е и (у Ч у +1 1 11+ -чу. ). Кроме того, сдвиг невязки2позволяет определять по старшему разряду конец определения разряда у, т,е. независимо от того, какой разряд корректируется, временная диаграмма сохраняется, После сдвига регистра 3 происходит пустой шаг (умножение на нуль). В этом шаге определяется первое приближение текущего раз - ряда. Затем производится процесс кор12609 ч 6 Ь выход "равно" первой схемы сравнения ректировки разряда и так далее, покане будут определены все разряды. Этофиксируется по переполнению счетчика26, сигнал с которого прекращает поступать на выход 31 и прекращает формирование временной диаграммы,5 10 15 20 Вычислительное устройство, содержащее два регистра, первую схему сравнения, сумматор-умножитель, два сумматора и две группы элементов задержки, причем выходы первого сумматора соединены с информационными входами первого регистра, входы первого слагаемого первого сумматора соединены с выходами старших разрядов второго сумматора, выходы младших разрядов которого соединены через элементы задержки первой группы с входами второго слагаемого первого сумматора, входы первого слагаемого второго сумматора соединены через элементы задержки второй группы с вы ходами разрядов второй группы сумматора-умножителя, входы третьегв4слагаемого второго сумматора соединены с выходами второго регистра, о т л и ч а ю щ е е с я тем, что, ЗО с целью расширения класса решаемых задач за счет возможности вычисления квадратного корня в избыточном четвертичном последовательном коде, в него дополнительно введены третий сумматор, триггер, группа элементов И, элемент И, вторая схема сравнения, два счетчика, третий и четвертый регистры и третья группа элементов задержки, причем вход аргумента 40 устройства соединен с информационными входами первого и второго регистров и первым информационным входом первой схемы сравнения, второй информационный вход которой соединен с шиной логического "О" устройства,Формула изобретения соединен с входом установки триггера, вход сброса которого соединенс выходом "Не равно первой схемысравнения, выход триггера соединен спервым входом элемента И, выход которого соединен с входом сдвига второго регистра и счетным входом первого счетчика, выход которого соединен с первым информационным входомвторой схемы сравнения, второй информационный вход которой соединенс выходом второго счетчика, выход"Равно" второй схемы сравнения соединен с входом управления типом операции сумматора-умножителя и с первыми входами элементов И группы, входы первого операнда сумматора-умножителя соединены с выходами третьего регистра и входами первого слагаемого третьего сумматора, входывторого операнда сумматора-умножителя соединены через элементы задержки третьей группы с выходамиразрядов третьей группы сумматораумножителя, входы второго слагаемого третьего сумматора соединены свыходами элементов И группы, вторыевходы которых соединены с входамитретьего операнда сумматора-умножителя и с выходами четвертого регистра, информационные входы которого соединены с выходами первогорегистра, синхронизируюшие входытриггера и первого регистра соединены с первым тактирующим входом устройства, синхронизирующий вход четвертого, регистра и второй вход элемента И соединены с вторым тактирующим входом устройства, третий тактирующий вход которого соединен с синхронизирующими входами второго итретьего регистров и со счетным входом второго счетчика, выход переполнения первого счетчика является выходомзавершениявычислений устройства ..1260946 Редактор Т.П фенова Подписно Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 аказ 5232/49 ВНИИПИ Государстве по делам изобрет 113035, Москва, Ж оставитель С.Куликовехред А.Кравчук Корректор Е.Сирохман Тираж 671ного комитета СССРний и открытий5, Раушская наб.,