Устройство для нормализации чисел

(56) Авторское свидетельство СУ 1140113, кл. С 06 Р 7/38, 19Процессор ЕС 2060, Т 02. Аритико-логический блок. - М.: 1977,с.16, 65, 156.(54) УСТРОЙСТВО ДПЯ НОРМАЛИЗАЦИИ ЧИСЕЛ(57) Изобретение относится к вычислительной технике и позволяет нормализовать как полозительные, так и отрицательные числа с плавающей запятой,представленные в обратномоде.Целью изооретения является расщирение функциональных возможностей за счет нормализации отрицательных чисел. Поставленная цель достигается тем, что в устройстве, содержащем шифратор 4, сумматор-вычиситель 5 сдвигатель 6 и узел 3 анализа, содерза" щий элементы И, группу элементов ИЛИ, группы элементов НЕ в узел 3 акали- й1Э за дополнительно введены элемент ИЛИ, группы элементов ИЛИ, группа элементов И и элементы И с соответствующими связями. 2 ил .1307454 знаке числа, через элемент ИЛИ 13 передается на выход, а через элемент НЕ 141, перекрывает все элементы И группы 15. Если, например, две старшие тетрады равны нулю, то на выходе элемента И 10 появляется потенциал, который через элемент И 17 з, элемент ИЛИ 13 и элемент И 15 передается на выход ( сдвиг вправо на 2), а через элемент НЕ 14 перекрывает после 3дующие элементы группы И 15. Если ненормализованное и отрицательное число содержит, например, две старшие тетрады, равные единице, то на выходе элемента ИЛИ 1 О появляется потенциал, который через элемент И 18 и далее так же, как и для положительных чисел, передается выход (сдвиг вправо на 2), сигналы с выхода поступают на вход шифратора 4, который формирует, в зависимости от величины сдвига двоичный код,. управляющий сдвигателем 6 в виде блока мультиплексоров, число коммутируемых входов которых равно (И+1). При этом на первые входы всех мультиплексоров с входа 2 поступают разрядычисла, сдвинутого вправо на тетраду, на вторые входы - разряды несдвинутого числа, на третьи входы - разряды числа, сдвинутого влево на тетраду, на четвертые входы - разряды числа, сдвинутого влево на две тетрады и т,д, Освободившиеся при сдвиге влево разряды заполняются нулями. Получившийся на выходе шифратора код является одновременно кодом коррекции порядка, который складывается или вычитается на сумматоре-вычитателе 5 с исходным порядком нормализуемого числа. На выходеустройства получают нормализованное число и скорректированный порядок. Формула и з обретения Устройство для нормализации чисел,/ содержащее сумматор-вычислитель, сдвигатель, шифратор и узел анализа, содержащий первую группу элементов ИЛИ, две группы элементов И, группу элементов НЕ и два элемента И, причем инверсные входы старшего и младшего разрядов знака входа устройства соединены соответственно с первым и вторым входами первого элементе И узла анализа, первый и второй входы второго элемента И которого соединеИзобретение относится к вычислительной технике и может быть использовано при построении процессора дляобработки чисел с плавающей запятой.Цель изобретения - расширение функ 5циональных возможностей за счет нормализации отрицательных чисел,На фиг.1 представлена структурнаясхема устройства для нормализации чисел; на фиг.2 - функциональная схема 1 Оузла анализа.Устройство для нормализации чиселсодержит выход 1 устройства, вход 2устройства, узел 3 анализа, шифратор4, сумматор-вычитатель 5 и сдвигатель 6.Узел 3 анализа содержит элементИЛИ 7, первый 8 и второй 9 элементыИ, первую 10 и вторую 11 группы эле"ментов ИЛИ, третий элемент И 12,третью группу 13 элементов ИЛИ, группу 14 элементов НЕ 14, первую группу15 элементов И, четвертый элементИ 16, вторую 17 и третью 8 группыэлементов И.Устройство для нормализации чиселработает следующим образом.Ненормализованное число в обратном коде с двумя знаковыми разрядамис входа 2 поступает на узел 3 анализа и одновременно на вход сдвигателя6, порядок числа поступает также свхода 2 на первый вход сумматора-вычитателя 5. Число представленное сплавающей запятой, имеет основание 35"16". Поэтому нормализация осуществляется потетрадно. На элементах И 8,9, 12 и 16 узла 3 анализа осуществляется анализ знаковых разрядов. Если число положительное, то устанавливается потенциал на выходе элемента И 8, если число отрицательное, топотенциал устанавливается на выходеэлемента И 12, при переполнении числа (знаковые разряды при этом разные) 45на выходе элемента И 9 или элементаИ 16 устанавливается потенциал, который через элемент ИЛИ 7 передаетсяна шифратор 4 как сигнал на сдвигвправо и на сумматор-вычитатель 5 каксигнал, управляющий сложением и вычитанием. Если число нормализованно,то несовпадение значений разрядовпервой старшей тетрады обеспечиваетна выходах элементов ИЛИи 11 потенциал, который через элемент И 17при положительном знаке числа или через элемент И 18 при отрицательном3 1307 ны соответственно с инверсным входом старшего и с прямым входом младшего разрядов знака входа устройства, прямые входы разрядов мантиссы вхоДы которого соединены соответственно с входами элементов ИЛИ первой группы узла анализа, вход первого элемента НЕ группы и выходы элементов И первой группы которого соединены соответственно с входами разрядов, кроме 10 старшего, шифратора, прямые входы старшего н младшего разрядов знака и разрядов мантиссы входа устройства соединены соответственно с входами разрядов информационного входа сдви гателя, прямые входы разрядов порядка устройства соединены соответственно с входами разрядов первого информационного входа сумматора-вычитателя, второй информационный вход ко торого соединен с входом величины сдвига сдвигателя и выходом шифратора, выходы сдвигателя и сумматора-вычитателя сдвигателя и сумматора-вычитателя являются выходом устройства, 25 причем в узле анализа выход первого элемента И соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходами соответствующих элементов ИЛИ пер- З 0 вой группы, выход 1-го элемента НЕ группы (1 с=1-(И); Н - количество тетрад мантиссы числа) соединен с Е-ми входами элементов И с Е-го по (И)-й первой группы, о т л и ч а ю щ е е - 35 с я тем, что, с целью расширения функциональных возможностей за счет нормализации отрицательных чисел,454 4узел анализа содержит третий и четвертый элементы И, элемент ИЛИ, вторую и третьИ группы элементов ИЛИ, итретью группу элементов И, причем инверсные входы разрядов мантиссы входа устройства соединены соответственно с входами элементов ИЛИ второйгруппы узла анализа, выход элементаИЛИ которого соединен с входом старшего разряда шифратора и управляющимвходом сумматора-вычитателя, прямыевходы старшего и младшего разрядовзнака входа устройства соединены соответственно с первым и вторым входами третьего элемента И узла анализа, причем в узле анализа второй входпервого элемента И и первый входтретьего элемента И соединены соответственно с первым и вторым входамичетвертого элемента И, выход которого и выход второго элемента И соединены соответственно с первым и вторым входами элемента ИЛИ, выход третьего элемента И соединен с первымивходами элементов И третьей группы,вторые входы которых соединены с выходами соответствующих элементов ИЛИ,второй группы,.выходы элементов Ивторой и третьей групп соединены соответственно с первыми и вторыми входами элементов ИЛИ третьей группы,выходы элементов ИЛИ третьей группы,кроме старшего, соединены соответственно с входами элементов НЕ группывыход +1)-го элемента ИЛИ третьейгруппы соединен с ( 1 11) "и входом К- го элемента И первой группы.о де 035,д.4/ Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 Тираж 673 сударственного ко и изобретений и о осква, Ж, Рауш Подпимитета СССРкрытийкая наб.,