Многофункциональный логический модуль
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(57) Изобретениавтоматики и вы бласти относится кслительной тльзовано при жет быть исп ра х микросх строении инт ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ 48/24-24(21) 40023 (22) 30 .12 (46) 30.04 (72) В.П.Я щенко и М (53) 681.3 (56) Автор У 962917,Авторск 9 1156059 личнои степени интеграции в качествеэлектронных коммутаторов и блоковарифметической обработки операндов.Цель изобретения - упрощение модуля.Многофункциональный логический модуль содержит восемь входов, триэлемента ИЛИ 9 - 11, элемент 12 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, один выход.При подаче на входы модуля сигналовнастройки, принадлежащих множеству0,1,Х Х 2, ХЗ, Х , на выходе модуля реализуются 22 типовые функциитрех переменных. Остальные логические функции трех переменных получаются путем инвертирования и перестановки значений сигналов настройки.1 ил. 1 табл.1307453 тями. Настройки универсального логического модуля на. типовые функции трех переменных ций 1 Х 2 Х Х 2 Х 3 0 Х 1 Х 2 1 Х 2 2 Х Х 1 ч Х 2 1 Х Х 1 Х 0 Х 1 Х 2 ЧХ ХЗ ХЗ Х ХЗ Х Х 1 Х 2 ХЗ1 Х 2 ХЗЧХ 1 Х 2 ХЭ 2 ХЗ Х Х 2 ХЗМХ Х 2 ХЗ Х 1 Х 2 ЧХ ХЗ2 ХЗ 1 Х Х ХЭ 0 Х ХЗ Х Х 2 ЧХ 1 Х 2 ХЗ 3 Х 2 Х 1 Х ХЗ Х Изобретение относится к автоматике и вычислительной технике и предназначено для реалиазации всех логических функций трех переменных.Цель изобретения - упрощение мно гофункционального логического модуля.На чертеже представлена схема модуляМодуль содержит входы 1 - 8, элементы ИЛИ 9 " 11, элемент СЛОЖЕНИЕ1 О ПО МОДУЛЮ ДВА 12 и выход 13.Модуль работает следующим образом На входы 1-8 подаются сигналы,15 настройки П - 0 соответственно, значения которых принадлежат множеству 0,1, Хчф Хйф ХЬф Хз ). На выходе 13 реализуется логическая функция трех переменных Е (Х,Х,Х ), определяе 20 мая вектором П=(011 Б),Настрой" ки модуля на 22 типовые функции трех переменных приведены в таблице. Настройки модуля для остальных функций получаются путем соответствующего инвертирования и перестановок значений сигналов настройки. Модуль характеризуется высокимбыстродействием, простой конструкциейи широкими функциональными возможнос" формула изобретения Многофункциональный логический модуль, содержащий элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, первый вход которого соединен с первым входом модуля выход модуля соединен с выходом элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, о т л и " ч а ю щ и й с я тем, что, с целью упрощения, он содержит три элемента ИЛИ, причем первый и второй входы первого элемента ИЛИ соединены с вторым и третьим входами модуля, четвертый и пятый входы которого соединены с первым и вторым входами второго элемента ИЛИ, шестой, седьмой.и восьмой входы модуля соединены с первым, вторым и третьим входами третьего элемента ИЛИ, выходы первого, второго и третьего элементов ИЛИ соединены с вторым, третьим и четвертым входами элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА. 1(омбинации управляющих сигнало. Продолжение таблицЫ 12 Х 1 Х 2 ХЗЧХ Х 2 ХЗЮХ Х 2 ХЗ 13 Х 1 Х 2 мХ 2 ХЗчХ ХЗЪ14 . Х 1 ХЗЧХ 2 ХЗ 0 ХЗ Х 2 0 Х 1 Х 2 Х 115 Х 1 Х 2 уХ ХЗЧХ Х 2 ХЗ Х 2 ХЧуХ Х 2 ХЗ Х 3 Х 2 0 Х 1 0 1 Х 2 Х 1 6 Х 1 Х 2 ХЗчХ Х 2 ХЗчХ 1 Составитель О.БерезиковаРедактор Л.Пчолинская Техред Л.Олейник Корректор А,Ильин Заказ 1634/49 Тираж 673 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 3035, Москва, Ж, Раушская наб., д. 4/5
СмотретьЗаявка
4002348, 30.12.1985
МИНСКОЕ ВЫСШЕЕ ИНЖЕНЕРНОЕ ЗЕНИТНОЕ РАКЕТНОЕ УЧИЛИЩЕ ПРОТИВОВОЗДУШНОЙ ОБОРОНЫ
ЯКУШ ВИКТОР ПАВЛОВИЧ, АВГУЛЬ ЛЕОНИД БОЛЕСЛАВОВИЧ, МИЩЕНКО ВАЛЕНТИН АЛЕКСАНДРОВИЧ, СОБОЛЕНКО МИХАИЛ КАРПОВИЧ
МПК / Метки
МПК: G06F 7/00
Метки: логический, многофункциональный, модуль
Опубликовано: 30.04.1987
Код ссылки
<a href="https://patents.su/3-1307453-mnogofunkcionalnyjj-logicheskijj-modul.html" target="_blank" rel="follow" title="База патентов СССР">Многофункциональный логический модуль</a>
Элемент вычислительной среды с переменной структурой настройки
Номер патента: 255654
Опубликовано: 01.01.1969
МПК: G06F 7/00
Метки: вычислительной, настройки, переменной, среды, структурой, элемент
...из его входных возбуждающих полюсов П 6 - Пд 9.55 111. Подача на входные настроечные полюсы П., - П, кода настройки элемента вычислительной среды. Так как на вход 18 устройства хранения настроечной, информации вэтот момент времени подан разрешающий60 сигнал с выхода триггера активности, коднастройки поступает на входы запоминающихячеек устройства хранения настроечной информации и запоминается в них. Величиназадержки линии задержки выбирается такой,65 чтобы триггеры устанавливались в требуемое Триггер активности выполняет следующие функции:а) запрещает;изменение состояния запоминающих ячеек устройства хранения настроечной информации по входному полюсу По и выдачу сигналов на входные возбуждающие полюсы, если он находится в состоянии...
Элемент вычислительной среды с переменной структурой настройки
Номер патента: 266361
Опубликовано: 01.01.1970
МПК: G06F 7/00
Метки: вычислительной, настройки, переменной, среды, структурой, элемент
...И, управляет приемом информации в регистр сдвига, а также через схемы Иг, ИЛИг управляет подачей в регистр сдвига сдвигающих импуль сов, поступающих по входу Пд.Триггеры Т, - Т, совместно с линиями задержки ЛЗг - Л 34 образуют регистр сдвига, логические схемы НЕИ - НЕИь ИЛИг образуют логический элемент.Регистр сдвига совместно с сигналом, подаваемым по входу Пд, а также с триггером активности Т, и линией задержки ЛЗ, выполняет функцию выбора наг:равлення установки в единицу триггеров активности соседних элементов.Выбор направления Осуществляется следующим образом.Если единица находится в первом разряде регистра сдвига (триггер активности находится также в состоянии единица), то при подаче разрешающего сигнала на вход Пг, она...
Элемент вычислительной среды с переменной структурой настройки
Номер патента: 267183
Опубликовано: 01.01.1970
МПК: G06F 1/04
Метки: вычислительной, настройки, переменной, среды, структурой, элемент
...второй вход схемы Из в режиме настройка подается разрешающий сигнал),В режиме вычисление на вход 8 подается сигнал нуль, который запрещает передачу сигналов через схемы И 2 и Из и разрешает про 267183 10 15 20 25 30 35 40 45 50 55 60 65 хождение сигналов с выхода линии задержкина выходные лотические полюсы элемента через схему ИЛИ - НЕ (с инверсией). Введение инверсии на пути передачи сигналов отвходов П 4 - П на выходы Пз - Пы в режимевычисление необходимо для получения функционально полного логического элемента, Схема И предназначена для исключения влияния,выходных сигналов триггера Т, на состояниетриггеров устройства хранения в режиме вычисление.Один из алгоритмов работы вычислительнойсреды, построенной на основе...
Элемент вычислительной среды с переменной структурой настройки
Номер патента: 314203
Опубликовано: 01.01.1971
Авторы: Гг, Гуг, Мишин, Сидристый
МПК: G06F 7/00
Метки: вычислительной, настройки, переменной, среды, структурой, элемент
...полосы Л 10, П 11 без инверсии (когдатриггер активности находится в состоянии1); при поступлении на;полюс П 9 сигналаО логический элемент пропускает сигналы5 с выходов триггеров устройства хранения инфор,мации на полюсы П 10, П 11 с инверсией(когда триггер активности находится в состоянии 1). Полюс П 4 - вход установки в Отриггеров устройства хранения информации;О полюс П 7 предназначен для установки в Отриггеров устройства хранения информацииври условии, что триггер активности находится в состоянии 1. Полюс П 13 - управляющий вход схемы совпадения, предназначендля задания режима работы элемента; приподаче ца этот полюс сигнала 1 ца выходесхемы совпадения установится сигнал 1(при условии, что,код, поступающий ца полюсы П 1, совпадает с...
Устройство для допускового контроля параметров релейных элементов переменного тока
Номер патента: 1149224
Опубликовано: 07.04.1985
Авторы: Борисов, Григорьев, Поляков
МПК: G05B 23/02
Метки: допускового, параметров, переменного, релейных, элементов
...исходноеположение блока 5 соединен с первымвходом элемента 49. Первый, второй,третий, четвертый и пятый выходыблока 5 соединены соответственнос выходами триггера 38, элемента 48,триггеров 39-41,Блок 9 сравнения состоит изделителя 54 напряжения и компаратора 55. Первый и второй входыблока 9 соединены соответственно спервым входом компаратора 55 ивходом делителя 54, выход блока 9соединен с выходом компаратора.Блок 10 модуля содержит соединенные последовательно датчик 56 сигнала и двухполупериодный прецизионныйвыпрямитель, состоящий из операционных усилителей 57 и 58, резисторов59-62 и полупроводниковых диодов63 и 64, Вход блока 10 соединен свходом датчика 56, а выход - с вьжодом операционного усилителя 57.Блок 11 запоминания...
Предыдущий патент: Многофункциональный логический модуль
Следующий патент: Устройство для нормализации чисел
Случайный патент: Станок для изготовления замкнутых коробчатых изделий