Логический элемент на кмдп-транзисторах

.И,Б СССР 1981 к импульсоваться ык и спеых схем на ах а В ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 9 ТОРСКОМУ СВИДЕТЕЛ(54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ НАТРАНЗИСТОРАХ(57) Изобретение относитсяной технике и может использпри разработке универсальнциализированных интегральнкомплементарных МДП-транзис Цель изобретения " повышение надежности логического элемента (ЛЭ)достигается уменьшением числа используемых транзисторов, ЛЭ содержит Р -канальные транзисторы 1-4,п-канальные транзисторы 5-9, образумцие четыре пары последовательновключенных транзисторов 1 и 2, 3и 4, 5 и 6, 7 и 8, выходную шину 10,шины 11 и 12 питания, входные шины13 и 14, узлы 15 и 16, в которых реализуется инверсия логических пере-.менных А-А и В-В соответственно, Начертеже показана схема ЛЭ НЕРАВНОЗНАЧНОСТЬ, В описании изобретенияприводится схема ЛЭ РАВНОЗНАЧНОСТЬ.4 ил.Изобретение относится к импульсной технике и может быть использовано при разработке универсальных испециализированных интегральных схемна комплементарных МДП-транзисторах.Цель изобретения - повышение надежности логического элемента.Поставленная цель достигаетсяуменьшением числа используемых транзисторов.На фиг. представлена электрическая принципиальная схема логическо -го элемента НЕРАВНОЗНАЧНОСТЬ; нафиг.2 - то же, логического элементаРАВНОЗНАЧНОСТЬ; на фиг.3 - таблицаистинности логического элемента НЕРАВНОЗНАЧНОСТЬ; на фиг. 4 - то же,логического элемента РАВНОЗНАЧНОСТЬ.Логический элемент содержит рканальные (фиг.1) или-канальные(фиг,2) транзисторы 5 - 9, образующие четыре пары последовательновключенных транзисторов 1 и 2, 3 и4, 5 и 6, 7 и 8, стоки транзисторов2,4,5 и 7 подключены к выходной шине 1 О, истоки транзисторов 1 и 3подключены к шине 11 питания, истоки транзисторов 6,8 и 9 подключенык второй шине 1 2 питания, сток транзистора 9 подключен к затворам транзисторов 2 и 8 и к стоку транзистора3, затворы транзисторов 1 и 6 подключены к первой входной шине 13, затворы транзисторов 3,5 и 9 подключены к второй входной шине 14 На входную шину 13 поступает логическая переменная " , на шину 14 - логическаяпеременная В, в узле 15 реализуетсяинверсия логической переменной А-А,в узле 16 - инверсия логической переменной В-ВЛогический элемент НЕРАВНОЗНАЧНОСТЬ (фиг.1) работает в соответствии с таблицей истинности (фиг.З),В таблице истинности низкому и высокому уровням сигналов соответствуют.логические "О" и "1" обозначения Йи 3 соответствуют состояниям транзисторов, когда они проводят ( П ) икогда закрыты (3). Во второй строкетаблицы истинности приведены подчиненные номера транзисторов, соответствующие фиг,1,При А = О и В = О уровень логического О на выходе Р устанавливается через проводящие транзисторы 7 и 8,при А = 1 и В = 1 - через транзисторы 5 и 6.При А О и В = 1 уровень логи 5 ческой "1" на выходе Р устанавливается через проводящие 1 и 2, при А = 1и В = О - через транзисторы 3 и 4.Логический элемент РАВНОЗНАЧНОСТЬ(фнг.2)работает в соответствии сО таблицей истинности (фиг,4),При А = О и В = О уровень логи-.ческой 1на выходе Р устанавливается через проводящие транзисторы5 и 6, при А = 1 и В = 1 - через5 транзисторы 7 и 8.При А = О и В = 1 уровень логического "О на выходе Р устанавливается через проводящие транзисторы .3 и 4, при А = 1 и В = О - через проводящие транзисторы 1 и 2.формула изобретения25 Логический элемент на КМДП-транзисторах, содержаший, первый, второй, третий и четвертый транзисторыс каналами проводимости первого типа и пятый, шестой, седьмой, вось- ЗО мой и девятый транзисторы с каналами проводимости второго типа, стокивторого, четвертого, пятого и седьмого транзисторов подключены к выходной шине, а их истоки - соответственно к стокам первого, третьего,шестого и восьмого транзисторов,истоки первого и третьего транзисторов подключены к первой шине питанияистоки шестого, восьмого и девятоготранзисторов подключены к второй 40шине питания, сток девятого транзистора подключен к затворам второго ивосьмого транзисторов и стоку третьего транзистора, затвор первого транзистора подключен к первой входнойшине, затворы третьего и девятоготранзисторов подключены к второйвходной шине, затворы четвертого иседьмого транзисторов подключены кстоку первого транзистора, о т л нч а ю щ и й с я тем, что, с цельюповышения надежности, затвор и стокшестого транзистора подключены соответственно к первой входной шине истоку первого транзистора, а затворпятого транзистора подключен к второй входной шине.1262721 Составитель А,КабановТехред А.Кравчук Корректор Л,Патай Редактор АЛандор Тираж Е 16 Подписное ВНИИГИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5