Аналого-цифровое множительное устройство

(56) 1. Авторское свидетельство СССРУ 995106, кл. С 06 Л 3/00;С 06 С 7/12, 1981.2. Авторское свидетельство СССРпо заявке У 3492715/18-24,клС 06 Л 3/00; С 06 С 7/16, 1982.3. Авторское свидетельство СССРУ 499569, кл. С 06 Л 3/00, 1974 (прототип).(54)(57) 1. АНАЛОГО-ЦИФРОВОЕ ИНОЖИТЕЛЬНОЕ УСТРОЙСТВО, содержащее накапливающий сумматор, соединенный выходами свыходами устройства, а инфор-,мационными входами - с выходами коммутатора, н .два аналого-цифровых преобразователя, каждый из которых содержит цифроаналоговый преобразовательи компаратор, подключенный первым входом к выходу цифроаналоговогопреобразователя того же аналого-цифрового преобразователя, а вторымвходом - к аналоговому входу соответствующего сомножителя устройства,причем выходы компараторов обоих аналого-цифровых преобразователей соеди"иены с соответствующими управляющимивходеи коммутаторао т л и ч а ю -. щ е е с я тем. что, с целью повышения быстродействия устройства при сохранении его точности, в него дополнительно введены комбинационный сум-,матор, группа элементов ИЛИ, распре-,делитель импульсов и два блока сдвига кода последовательного приближения,а каждый аналого-цифровой преобразователь содержит регистр последовательного приближения, подключенныйтактирующим входом к шине опорнойчастоты и к тактирующим входам блоковсдвига кода последовательного приближения, накапливающего сумматора ираспределителя импульсов, причем ре-.гистр последовательного приближенияпервого аналого-цифрового преобразователя соединен выходами с входамицифроаналогового преобразователяпервого аналого-цифрового преобразователя, а информационным входом - свыходом компаратора того же аналого-цифрового преобразователя и с информационным входом первого блока сдвига кода последовательного приближения, подключенного управляющими вхоцами к выходам распределителя импульсов, а выходами - к первой группевходов комбинационного сумматора ик первой группе информационных входов коммутатора, соединенного второйгруппой информационных входов с второй группой входов комбинационногосумматора и с выходами второго блока.,сдвига кода последовательного прибли-жения, подключенного управляющимивходами к выходам распределителя импульсов, а информационным входом -к выходу компаратора второго аналого-цифрового преобразователя и к информационному входу регистра последовательного приближения второго аналого-цифрового преобразователя, соединенного выходами с входами цифроаналогового преобразователя того жеаналого-цифрового преобразователя, авыходы нечетных разрядов комбинаци1117655 онного сумматора подключенык нечетным разрядам третьей"группы информационных входов коммутатора, четные разряды которой соединены с выходами элементов ИЛИ группы, подключенньй первыми входами к выходам соответствувзцих четах разрядов комбинационного сумматора, а вторыми входамик соответствующим выходам распределителя импульсов, причем четвертая группа информационных входов коммутатора соединена с шиной потенциала логического нуля.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что каждый блок сдвига кода последовательного приближения содержит группу элементов НЕ, группу элементов ИЛИ, две группы элементов И, элемент НЕ и регистр, выходы которого являются выходами блока сдвига кода последовательного приближения а тактирующий вход соединен с выходом элемента НЕ,Изобретение относится к автомати- Фке и вычислительной технике, в частности к устройствам для получения в темпе. поразрядного уравновешивания цифрового кода произведения. двух ана логовых сигналов с одновременным получением кодов сомножителей.Известно аналого-цифровое множительное устройство, содержащее гене,ратор тактовых импульсов, делители ,частоты, генератор развертывающего напряжения, распределитель импульсов компараторы, счетчик, ключи и элемен" ты И, ИЛИ,НЕ-И.и НЕ"ИЛИ 1 .Недостатками устройства являются 5 пониженное быстродействие и ограниченная область применения из"за отсутствия преобразования сомножите.лей в цифровую форму. Известно также аналого"цифровое множительное устройстЬо, .содержащее,сумматор"вычитатель, коммутаторы,сумматоры по модулю два, блок сдвига,:триггер управления и два следящих 25 аналого-цифровых .преобразователя21; Недостатком данного устройства является повышенное значение макси подключенного входом к тактирукщемувходу блока сдвига кода последовательного приближения, причем каждый-й элемент И первой группы (1 т,где т - количество элементов в группе) соединен первым входом с информационным входом блока сдвига кодапоследовательньго приближения, вто- .рым входом " с 1-м управляющим входом блока сдвига кода последовательного приближения и с входом1"гоэлемента НЕ группы, а выходом - спервым входом -го элемента ИЛИгруппы, подключенного выходом к установочному входу (21+1)-го разрядарегистра, а вторым входом - к выходу1 -го элемента И второй группы, сое"диненного первым входом с выходом-го элемента НЕ, а вторым входомс выходом 2-го разряда регистра,подключенного выходом (2+1)-го разряда к установочному входу (21+2)-горазряда регистра,мального времени формирования кода. произведения. Наиболее близким к изобретению является аналого-цифровое множительное устройство, содержащее накапливающийсумматор, соединенный выходами с выходами устройства а информационнымивходами - с выходами коммутатора, и два аналого-цифровых преобразователя, каждый из которых содержит реверсивный счетчик, цифроаналоговыйпреобразователь и компаратор, подключенный первым входом к выходу цифро. -аналогового преобразователя того жеаналого-цифрового преобразователя,а вторым входом - к аналоговому входу соответствующего сомножителя устройства, причем выходы компараторовобоих аналого-цифровых преобразователей соединены с соответствующимиуправляющими входами коммутатора,подключенного первой и второй группами информационных входов соответственно к прямьвю и инверсным выходамреверсивного счетчика первого ана"лого-цифрового преобразователя, соединенного входами с выходами компаратора первого аналого-цифрового преобразователя, а выходами - с входами цифроаналогового преобразователя то-, го же аналого-цифрового преобразователя, причем третья и четвертая группы информационных входов подключены соответственно к прямым и инверсным выходам реверсивного счетчика второго аналого-цифрового преобразователя, соединенного входами и выходами соответственно с выходами ком О паратора и входами цифроаналогового преобразователя того же аналого-цифрового преобРазователя, а управляющие входы компараторов подключены к выходам блока управления, соеди ненных тактирующим входом с шиной опорной частоты 33.Недостатком известного устройства является большое время получения результата умножения, обусловленное 20 воэможностью работы только в режимах развертывающего или следящего аналого-цифрового преобразователя. Время вычисления произведения в следящем режиме на каждом шаге равно двум 25 тактам работы устройства, а в режимеь развертывающего преобразования 2 ф 2 тактов (где Ь - разрядность представления сомножителей), что ограничивает динамический диапазон скорости из-З 0 менения входных сомножителей и сужает область применения устройства.1Цель изобретения - повышение быстродействия устройства при сохранении его точности. 35Поставленная цель достигается тем, что в анапого-цифровое множительное устройство, содержащее накапливающий сумматор, соединенный выходами с выходами устройства, а ннформационными входами = с выходами коммутато-ра, и два аналого-цифровых преобразователя, каждый из которых содержит цифроаналоговый преобразователь и компаратор, подключенный первым вхо дом к выходу цифроаналогового преобразователя того,же аналого-цифрового1преобразователя, а вторым входом - к аналоговому входу соответствующего сомножителя устройства, причем выхо ды компараторов обоих аналого-цифровых преобразователей соединены с соответствующими управляющими входами коммутатора, дополнительно введены, комбинационный сумматор, группа эле" 55 ментов ИЛИ, распределитель импульсов идва блока сдвига. кода последовательного приближения, а каждый аналогоцифровой преобразователь содержит регистр последовательного приближения, подключенный тактирующим входом к шине опорной частоты и к тактирующим входам блоков сдвига кода последовательного приближения, накапливающего сумматора и распределителя импульсов, причем регистр последовательного приближения первого аналого-цифрового преобразователя соединен выходами с входами цифроаналогового преобразователя первого аналогоцифрового преобразователя, а информационным входом в . с выходом компаратора того же аналого-цифрового преобразователя и с информационным входом первого блока сдвига кода после"довательного приближения, подключенного управляющими входами к выходам распределителя импульсов, а выходами - к первой группе входов комбинационного сумматора и к первой группе информационных входов коммутатора, соединенного второй группой информационных входов с второй группой входов комбинационного сумматора и с вь 1- ходами второго блока сдвига кода последовательного приближения, подключенного управляющими входами к выходам распределителя импульсов, а информационным входом - к выходу компаратора второго аналого-цифрового преобразователя .и к информационномувходу регистра последовательного приближения второго аналого-цифрового преобразования, соединенного выходами с входами цифроаналоговогопреобразователя того же аналого-цифрового преобразователя, а выходы нечетных разрядов комбинационного сумматора подключены к нечетным разряудам третьей группы информационньвсвходов коммутатора, четные разряды которой соединены с выходами элементов ИЛИ группы, подключенных первыми- входами к выходам соответствующихчетных разрядов комбинационного сумматора, а вторыми входами - к соответствующим выходам распределителя импульсов, причем четвертая группаинформационньнс входов коммутатора соединена с шиной потенциала логического нуля.Кроме того, каждый блок сдвига кдда последовательного приближения содержит группу элементов НБ, группу элементов ИЛИ, две группы элементов И, элемент НЕ и регистр, выходы.111765которого являются выходами блока сдвйгЬ кода последовательного приближения, а тактирующий вход соединен с выходом элемента НЕ, подключенного входом к тактирующему входу блока В сдвига кода последовательного приближения, причем каждый 1-йэлемент И первой группы (11 м, где п - количество элементов в группе) соединен первым входом с информационным вхо дом блока сдвига кода последовательного приближений, вторым входом - с 1-м управляющим входом блока сдвиГа кода последовательного приближения и с входом 1-го элемента НЕ группы, а выходом - с первым входом 1-го элемента ИЛИ группы, подключенного выходом к установочному входу (21++1)"го разряда регистра,а вторым вхо дом - к выходу 1-го элемента И вто- рой группы, соединенного первым входом с выходом 1-го элемента,НЕ группы, а вторым входом - с выходом 21-го разряда регистра, подключенного выходом (21+1)-го разряда к установоч ному входу (21+2)-го разряда регистра.На фиг.1 изображена блок-схема аналого-цифрового множительного устройства; на фиг.2 " функциональная ЗО схема блока сдвиг а кода последовательного приближения.Аналого-цифровое множительное устройство (фиг.1) содержит первый и второй аналого-цифровые преобразовате. ли 1 и 2, первый и второй блоки 3 и 4 сдвига кода последовательного приближения, распределитель 5 импульсов, группу элементов ИЛИ 6, коммутатор 7, комбинационный сумматор 8 и накаплива 40 ющий сумматор 9. Каждый из преобразо-, вателей 1 и 2 содержит компаратор 10, цифроаналоговый преобразователь 11 и регистр 12 последовательного прибли- - жения.Накапливающий сумматор 9 соединен выходами с выходами устройства, а информационными входами - с выходами коммутатора 7. Компаратор 10 каждого аиалого-цифрового преобразователя подключен первым входом к выходу цифроаналогового преобразователя 11 того же аналого-цифрового преобразования, .а вторым входом - к аналоговому вхо ду соответствующего сомножителя (мио- жимого ипи множителя).,Выходы компараторов 10 преобразователей 1 и 2 соединены с управляющими входами ком 55 б мутатора 7. Регистр 12 каждого изпреобразователей 1 н 2 подключен так. тирующим входом к шине 13 опорной частоты, к тактирующим входам блоков3 и 4 сдвига, накапливающего сумматора 9 н распределителя 5. Регистр12 первого аналого-цифрового преобразователя 1 соединен. выходами с вхо" дами цифроаналогового преобразователя 11 преобразователя 1, а информационным входом - с выходом компаратора 10 преобразователя 1 и с информационным входом первого блока 3 сдвига. Последний подключен управляющими входами к выходам распределителя 5, а выходами - к первой группе входов комбинационного сумматора 8 и к первой группе информационных входов коммутатора 7, который соединен второй группой информационных входов с второй группой входов сумматора 8 и с выходами. второго блока 4 сдвига. Последний подключен управляющими входами к выходам распредели-. теля .5, а информационным входом - к выходу компаратора 10 и к информационному входу регистра 12 аналого-цифрового преобразователя 2, соединенного выходами с входами цифроаналогового преобразователя 11 того же преобразователя 2, Выходы нечетных разрядов сумматора 8 подключены к нечетным разрядам третьей группы информационных входов коммутатора 7, четные разряды каждой соединены с выходами элементов ИЛИ 6 группы, подключенных первыми входами к выходам четных разрядов сумматора 8; а вторыми входами - к выходам распределителя 5. Четвертая группа информационных входов коммутатора 7 соединена с шиной 14 потенциала логического нуля.Каждый из блоков 3 и 4 сдвига кода последовательного приближения (фиг,2) содержит группу элементов НЕ 15, группу элементов ИЛИ 16, первую группу элементов И 17, вторую группу элементов И 18, элемент НЕ 19 и регистр 20. Регистр 20, выходы которого являются выходами 21 блока 3(4) сдвиге, соединен тактирующим входомс выходом элемента НЕ 19, подключенного входом к тактирующему входу 22 блока 3 (4) сдвига. Каждый-й элемент И 17 первой группы (141 4 е), где в - количество элементов в группе, М щй) соединен первым входом с информационным входом 23 блока 3(4)10 11 Л 655 9.тановлена "1" и, следовательно, открыт только один -й элементИ 17 первой группы. Состояние выхода ефЬ) компаратора 10 преобразователя3э 112) черен этот элеиент И 77. и 7-Й Э элемент ИЙИ 16 поступает на вход (21+1)-го разряда регистра 20. Остальные входы регистра 20 соединены со своими старшими разрядами через открытые элементы И 18 второй группы10 и элементы ИЛИ 16.Зйпись информации в разряды регистра 20 производится по заднему Фронту тактового импульса с вины,.13, при этом одновременно осуществляется15 сдвиг на один разряд влево кода множимого (множителя) и добавление очередного "го) младшего разряда множимого (множителя), что эквивалентно формированию указанных кодов на выхо 20 дах блоков 3 и 4 сдвига. Коды с выходов блоков 3 и 4 сдвига поступают на входы комбинационного сумматора 8, на выходах которого формируется. код25 соответствующей суммы, при этом в )-м такте во всех разрядах с номерами;э большими кода суммы, могут быть только логические "0". В то же время логическая "1",. присутствующая только йа 17-м выходе распределителя, проходит через соответствующий элемент ИЛИ 6 группы на (2+2)"й разряд третьего входа коммутатора 7.Таким образом, рассмотренное устройство выполняет аналого-цифровое преобразование двух аналоговых сигналов с одновременным вычислением/цифрового кода их произведения з 7 а П тактов, т.е. позволяет повысить быст" родействие в 2"11/л раз по сравнению с известным. При этом погрешность выполнения аналого-цифрового преобразования сомножителей и вычисления их произведения определяется разрядностью используемых аналого-цифровьм преобразователей и совпадает с погрешностью известного устройства. Указанные обстоятельства определяют технико-экономический эффект возможного применения рассмотренного аналого-цифрового множительного устройства,117655 Заказ 7222/34 тир ВНИИПИ Госуд по делам 113 О 35, Москваж 698 П арственного комитета С изобретений и открытий , Ж, Рауаская наб сно 4(5 ее роектная, 4