Устройство для формирования синхронизирующего сигнала

ЗК 51 ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 21) 22) 46) 3680538/24-2126. 128323.10.85. БюлА,Г.Вольвич, МБеляев В 39.В.На и А. (71) ский юзныи науч ктно-конст ий институ дователь ий и тех исс тор ноло электровозостр (53 4,2(088,8)в А.Л., Деткин Лтиристорными пре975, с. 22,е свидетельствол. Н 03 К 1/17,праямиАв94 бразоват 7 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Всесопроеическния621. 3ПисарлениеМ.:торск952,(54)(57) УСТРОЙСТВО ДЛЯ ФОРМИРОВАН СИНХРОНИЗИРУЮЩЕГО СИГНАЛА, содержа трансформатор, первичная обмотка которого соединена с пантографом, и формирователь импульсов, выход к рого подключен к выходной шине, о л и ч а ю щ е е с я, тем, что, с целью повышения помехозащищеннос в него введены дешифратор и микрон цессорный блок, вход которого соед нен с вторичной обмоткой трансформ ра, а выход подключен к входу деви фратора, выход которого соединен с входом формирователя импульсов.1 1187Изобретение относится к импульс-, ной технике и может быть использовано в системе управления электровозами переменного тока.Целью изобретения является повыше ние помехоэащищенностц устройства.На фиг. 1 приведена функциональная схема устройства для формирования синхронизирующего сигнала; на фиг, 2 - блок-схема алгоритма работы микро процессорного блока; на фиг. 3 - временные диаграммы, поясняющие работу устройства.Устройство содержит трансформатор 1, вторичная обмотка которого подключена к входу микропроцессорного блока 2, выход которого соединен с входом дешифратора 3, выход которого подключен к входу Формирователя 4 импульсов, выход которого соединен с выходной шиной 5, а также пантограф 6,.который соединен с первичной обмоткой трансформатора 1; микропроцессорный блок 2 состоит из АЦП 7, входы которого соединены с шинами 8 25 и 9 "Ввод" и "Запись адреса", а выход - с шиной 10 адресов-данных, постоянного запоминающего устройства (ПЗУ) 11, входы которого соединены с шинами 8 и 9 "Ввод" и "Запись адреса, а вход-выход - с шиной 10 адресов-данных, порта 12 вывода, входы которого соединены с шиной 9 "Запись адреса", шиной 10 адресов- данных и шиной 13 "Вывод", управляющей памяти 14, вход которой соединен З 5 с шиной 10 адресов-данных, а выход - с входами системного контроллера 15 и арифметического устройства 16, выход которого соединен с шиной 10 ад 40 ресов-данных. Выходы системного контроллера 15 соединены с шинами 8, 9 и 13. Устройствоработает следующим образом. 45При контакте пантографа 6 с контактным проводом питающей сети во вторичной обмотке трансформатора 1 индуцируется ЭДС (фиг. За). На вход микропроцессорного блока 2 подается 50 напряжение, форма которого повторяет форму напряжения питающей сети и преобразуется АЦП 7 в цифровые коды.Обработка этих кодов осуществляется арифметическим устройством 16 55 под действием последовательности микрокомаид управляющей памяти 14. Системный контроллер 15 формирует сигкалы "Ввод", "Запись" и "Вывод" нашинах 8, 9 и 13, организуя обмен информацией между АЦП 7, ПЗУ 11, портом 12 вывода, арифметическим устройством 16 и управляющей памятью 14.Цифровые коды обрабатываются в соответствии с блок-схемой алгоритма(фиг. 2), Обработка начинаетсяс "Захватал неискаженной части кривой питающего напряжения. Так какнеискаженная кривая представляет собой синусоиду, то проверку искаженияможно осуществлять в соответствиис равенством81 пг х+( з пх)2 =1,ЛЦцг+( )2 ц 231 1где ц - текущее значение напряжения;ц, - амплитуда напряжения;- период преобразования АЦП 7;Лц - приращение напряжения за период преобразования.Кривая считается "захваченной", если в каждом из ш преобразований подряд выполняется неравенстводц -1-1д111 - Угде 2. - номер текущего преобразования;Л - величина, соответствующаядопустимому искажению кривойнапряжения.После осуществления Захвата"экстраполируется текущее значениенапряжения, например, экстраполяторомпервого порядкад дцд,Ц,=Ц+Ц,- Д=Ц- + - -М=Ц- +ДЦ.ь 7Если разница между экстраполированным и действительным значенияминапряжения меньше или равна допустимой д, то в качестве кода выборкиберется код текущего значения напряжения ц, . Если же неравенствол/ц-ц;/Ь не выполняется, то считается, что в преобразовании произо-шел сбой, и в качестве результатапреобразования принимается значелние ц;При невыполнении неравенства граз, полагается, что слежение закривой напряжения утеряно и вновьосуществляется пЗахват" кривой напряжения. Конкретные значения Л, ш,Б, г определяются частотой преобразования и алгоритмом экстраполяции.Алгоритм, приведенный на фиг. 2,является одним из возможных."Патент", г.ужгород, ул ая, 4 пиал Редактор 0 Заказ 6560 58 Тираж 871 ИИПИ Государственного к по делам изобретений и 5, Москва, Ж, Раушск Подписета СССРрытийаб., д, 4/5