Устройство для извлечения квадратного корня

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистических Республик 5 957209(51) М. Кл. С 06 Е 7/552 ЪеударстееккыН кеюнтет СССР ао лелем кзабретеккй и открытий(72) Авторы изобретени А.Н.флоренсов, В,И.Потапов и М.Ю,Плотнико Омский политехнический институт Я ИЗВЛЕЧЕНИЯ КВАДРАТНОГОКОРНЯ 4) УСТРОЙ носится к вычислительции для вычисления значениймежду опорными точками.Так для указанного устройщего длину разрядной сетки ввыходного слова, равную (+знаковый разряд, требуется заустройство емкостью8 =(п+) 2 5 ит,фУН.ЦИ 5 тва, имеюходного и 1 ) включая поминающее извлечениящее входнойвозведения блок подбоЦель изодования.Поставленная цельчто устройство для изго корня, содержащеерегистр результата, сжения, блок деления,старших разрядов армладших разрядов аргпамяти, блок сдвига,2 о коммутаторы, причемстарших разрядов аргк первому входу блокным входам первогопамяти, выходы котор бретения - сокр 1 ие оборуия, так как выметодом послеретению явечения квадблок умножелок памяти ства заклю- словленный я блока навязано с1 интерполяИзобретение отцой технике и мов спсцкалиэировабыстродейстьующных машинах.Известно устройство дляквадратного корня, содержаи выходной регистры, блокквадре." схему сравнения ира цифр результата 1 .Однако это устройство не обеспеет высокого быстродействч ис ления осуществляются".овательных итераций.Наиболее близким к иэобляется устройство для извлратного корня, содержащеения, блок деленпя, первый бн регистр результата 21.Недостаток такого устройчается в его сложности, обунеобходимостью использованимяти большой емкости, что сприменением метода линейно жет быть использованонных и универсальныхих цифровых вычислител достигается 5 е 5, влечения квадратнспервый блок памяти умматор, блок умпо содержит регистр гумента, регистр умента, второй блок первый и второй выход регистра умента подк 1 почеп а сдвига и к адресы второго блоков ых подключены к9 57209 4му-2 ьХ путем смещения влево ходовХ о и д Х на 2 и 1 разряд соответст венно, занося при этом значение 0 в дополнительный разряд, расположенныймежду кодами 4 Х и 2 а Х. Блок сдвиго га 2 может быть реализован как группа я, элементов ИЛИ. Сформированная сумма ом 4 Хт + 2 лХ поступает на вход делителя е блока 11 деления, на выходе которого1 О образуется первый промежуточный результат Гр Х . У 1 Х, г ХОи " т( ЗО первому и второму входам первого комтатора, выход которого подключен к первому входу сумматора, выход регистрамладших разрядов аргумента подключенк первому входу блока умножения и второму входу блока сдвига, выход котороподключен к первому входу. блока дележвторой вход которого соединен с выходпервого блока памяти, выход блока делнтпя иодключен к первому входу второгокоммутатора, второй вход которого соединен с выходом опека умножения, выходвторого коммутатора соединен с вторымвходсм сумматора, выход которого подклтэчен к второму входу блока умноженияи к воду регистра результата.На чертеже показана структурная схема устройства. Устройство содержит регистр 1 старших разрядов аргумента,блок 2 сдвига, первый и второй блоки3 и 4 памяти первый коммутатор 5,сумматор 6, регистр 7 результата блок): "умномсецтля, второй коммутатор 9, регистр 10 младших разрядов аргумента,блок 1 1 деления,Выттнсление значения функции М - "Хпроизводится на основе следующего прибл кеш:.о о сосгношения;; - ежаших и интервале 1)ФХ ( )иэленность К которого, как показывают35 расчеты, оценивается выражением Р.2" ), ирит.ем Х = Х, + л Х где Хо - ",яс;.о образованное К старшими разряда;:,н;.р.;" мп-.а; "Х - число, образован 4 От- к тсадшими разрядами аргумент:;" л - ,исло разрядов для представлет."я а".,р,ет.,"а ХУ; ройство работает следуюшим образс, аение а:.гумента Х хранится на ; висрах 1 и 10 старших и младших )э рядов аргумента соответственно.тт 3 перлом такте работы устройства ; аение Х с выхода регистра 1 старших , и. рядов аргумента поступает на адрес- .,Л вход блока 3 памяти и на первый мо блока 2 сдвига на второй вход коорсго поступает значение Х с выхода т;гкгра 0 младших разрядов аргумента. ., в,зсода первого блока 3 памяти сник антея значение Б- и,передается на 55Цвход делимогс блока 11 деления.Блок 2 сдвига преобразует поступив.,т, ье. с значения в сумму 4 Хо + Во втором такте код Хо с выхода регистра 1 старших разрядов аргумента передается на адресный вход второго блока 4 памяти, с выхода которого сни- мается значение 1/4 ХО, передаваемое через первый вход первого коммутатора 5 на вход сумматора 6, на другой вход которого поступает через первый вход второго коммутатора 9 значение Р. На выходе сумматора 6 получается второй промежугочный результат Рг =1 фо +В третьем такте происходит умножение значения Р на код ЬХ, и образуется третий промежуточный результат Р =Р ЬХ.В четвертом такте выполняется сложение Р, поступившего на сумматор 6 через второй вход второго коммутатора 9, и значения МХ, переданного на дру ой вход сумматора 6 через второй вход первого коммутатора 5. На. выходе сумматора 6 формируется значение результа - та =б + Рзапоминаемое на регистре 7 результата.Расчеты показывают, что суммарная емкость 2. блоков памяти 3 и 4 определяется по формуле; 8 =2(П 1) 2.К = Цп+/4 .ФункцияХ):)Х) представляет собой наименьшее целое число не меньшее Х,Для о =15, например, получаем) 15 ф 1 9 Сокращение объема оборудования в этомслучае составляет5 95720изобретения фор мула Тираж 731 Заказ 66 ВНКИП одписное род, ул. Проек Устройство для извлечения квадратного корня, содержащее первый блок памяти, регистр результата, сумматор, блок умно-жения, блок деления, о т л и ч а ю ш ее с я тем, что, с целью сокрашения оборудования, он содержит регистр старших разрядов аргумента, регистр младших разрядов аргумента, второй блок памяти, 1 О блок сдвига, первый и второй коммутаторы, причем выход регистра старших разрядов аргумента подключен к первому входу блока сдвига и к адресным входам первого и второго блоков памяти, 1 выходы которых подключены к первому и второму входам первого коммутатора, вы" ход которого подключен к первому входу сумматора, выход регистра младших разфилиал ППП "Патент", г. 6рядов аргумента подключен к первомувходу блока умножения и второму входублока сдвига, выход которого подключенк первому входу блока деления, второйвход которого соединен с выходом первогоблока памяти, выход блока деления подключен к первому входу второго коммутатора, второй вход которого соединен с выходом блока умножения, выход второгокоммутатора соединен с вторым входомсумматора, выход которого подключен квторому входу блока умножения и к входу регистра результата.Источники информации,принятые во внимание при экспертизе,1. Авторское свидетельство СССРМ 611208, кл, 6 06 Р 7/38, 1978.2. Авторское свидетельство СССРМ 656055, кл. ( 06 Г 7/38, 1979.