Преобразователь кода

ОПИСАНИЕ ИЗОБРЕТЕНИЯ оо 705693 Союз Советских Социалистических Республик(51)М Кл.Ф 1Н 04 (. 3/02 Н 04 ( 1/10 2) Заявлено 2606.78 (21) 26 35182/18-09 с присоединением заявки Ио(23) Прморитет -Госуд рствеииый комитетСССРеаам изобретенийи открытий 53) УДК 621,394Опубликовано 25.12.79, Бюллетень И 47 Дата опубликования описания 28 Л 2,79(54) ПРЕОБРАЗОВА КО в Изобретение относится к техникесвязи и может использоваться длядек одиров а ния сиг на лов, передаваемых по линейным трактам цифровых систем передачи в кодах КВП-Л.Известен преобразователь кода,содержащий блок разделения полярностей, выходы которого подключены квходам двух регистров сдвига, двадешифратора и элемент ИЛИ 11).Однако этот преобразователь кода обладает низкой помехоустойчиостью,Целью изобретения является повышение помехоустойчивости,Для этого в преобразователе кода, содержащем блок разделения полярностей, выходы которого подключены к входам двух регистров сдвига, два дешифратора и элемент. ИЛИ,выходы (и) разрядов первого регистра сдвига й один из выходов второго дешифратора подключены к соот"ветствующим входам первого дешифратора, выходы которого подключенык входам установка нуля 1 соответствующих разрядов первого регистра сдвига и.к одному из входов второго дешифратора, к другим входам которого подключены выходы (п)разрядов второго регистра сдвига,к входам установка нуля соот ветствующих разрядов подключены соответствующие выходы второго дешифратора, а выходы и-ых разрядов певого и второго регистров сдвигаподключены к входам элемента ИЛИНа чертеже приведена Функциональная электрическая схема предлагаемого устройства.Преобразователь кода содержитблок 1 разделения полярностей, дварегистра сдвига 2 и 3, два дешифратора 4 и 5 и элемент ЙЛИ б.Устройство работает следующимобразом.В блоке 1 разделения полярностейвходной биполярный цифровой сигналс вставками кода КВПразделяется на два цифровых потока, соответствующих полярностей входного сигналаи Находящимся в противофазе относител но друг друга. Эти потоки записываются в регистры 2 и 3 сдвига и.продвигаютсяс тактовой частотой сигнала. При записи в первом регистре 2 сдвига комбинации 10001, соответствующей вставке кода ОООЧ,705693 Формула изобретения единицы и нули дешифруются дешифратором 4,Одновременность дешифрации всейкомбинации 10001 Фиксируется дешифратором 4, выходной сигнал которогосписывает второй разряд первого регистра 2 сдвига, в котором в следующий тактовый интервал должен быть1записан импульс в станк и Ч, подлежащийудалению. Сдвиг на один тактнеобходим для компенсации задержек н.дешифраторах 4 и 5.:При записи в первом регистре 2сдвига комбинации 1001, соответствующей вставке кода В ООЧ, единицыийули дешнфруются вторым дешифратоРом 5, Комбкнация в целом фиксируется выгорим дешифратором 5, выходнойсигнал которого списывает импульсыВ и Ч вставки, находящиеся в моментпоявления этого сигнала в третьем:и шестом разрядах первого регистра2 сдвига.Аналогично дешифруются и удаляют"ся вставки противоположной полярности:, записйваемые во второй регистрсДвига. Выходные сигналы, из которыхвсТавки кода удалены, снимаются сЪыходов шестых разрядов регистров2 и 3 сдвига, объединяются в элементе ИЛИ 6 и поступают на выход преобразователя кода,Таким образом, использонание предлагаемого устройства дает воэможностьповысить помехоустойчивость при уменьшении коэффициента размноженияошибок, что выгодно отличает его отпрототипа. Преобразователь кода, содержащийблок разделения полярностей, выходыкоторого подключены к входам двухрегистров сдвига, два дешифратораи элемент ИЛИ, о т л и ч а ю щ и йс я тем, что, с целью повышения помехоустойчивости, выходы (и) разрядов первого регистра сдвига и одиниэ выходов второго дешифратора под-ключены к соответствующим входам первого дешифратора, выходы которого подключены к входам установка нулясоответствующих разрядов первогорегистра сдвига и к одному из входой 20 второго дешифратора, к. другим входам которого подключены выходы (и)разрядон нторого регистра сдвига, квходам доустановка нулями соответстнующих разрядов подключены соотнетст вующие выходы второго дешифратора,а выходы и-ых разрядов первого и второго регистров сдвига подключены квходам элемента ИЛИ.Источники информации 3 принятые во внимание при экспертизе1, Авторское свидетельство СССРР 216783, кл, Н 04 ) 1/10, 1965 (прототип) . ИПИ Заказ 8056/64аж 775 Подписное илиал ППП Патентф,