Датчик кодов для устройства контроля запоминающих блоков

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистицеских Реслублик/2 исоедин 1 С 29/О осударстеенный комнтеСовета мнннстров СССРпо делам изобретенийн открытий(53) 681.327, 17 (088 8) 5) Дата опубликования описания 14.12.76(71) Заявител ЛЯ УСТРОЙСТВА КОНТ БЛОКОВ54) ДАТЧИК К ЮШИХ ЗАП 2 Изобретение относится к области запоминаюших устройств.Известен датчик кодов для устройства контроля запоминающих блоков, содержащий регистры сдвига, входы одного из которых подключены к выходам элементов И первой группы, а входы и выходы другого - соответственно к выходам регистра начального состояния и первым входам элементов И второй группы, выходы которых соединены с входами сумматора по модулю два, регистр маски и информационный регистр. вгоматизации проце ерируемых датчиком а смены тестов, ген повышения точно нительныи нительныитов И, бшифратор ы к выхо оогвегсг входатчика состоит ессом генерации 15 данном случае звратных послед ется от внешнег тумблерных регис случае) или ог троиства управС целью уменьшения времени проверки запоминающих блоков за счет введения в состав устройства аппаратных средств для Недостаток известнов том, что управление прдиагностических тестовлинейных и нелинейных ввательностей) осушествлисточника, а именно отров маски (в простейшемвнешнего вычислигельногляющей ЭВМ),ги контроля за счет существенного увеличе ния количества тестов и усложнения ихсгрук 5 туры предлагаемый датчик содержит дополсумматор по модулю два, дополрегистр, третью группу элеменлок памяти, регистр адреса и дедреса, входы которого подключедам регистра адреса, а выходыенно к входам блока памяти,дам регистра маски и первым входам элментов И первой группы, вторые входы которых подключены к выходам сумматора помодулю два, первые входы элементов Итретьей группы соединены с выходами дополнительного сумматора по модулю два,вторые входы - с выходами регистра маски,а выходы дополнительного регистра - совходами блока памяти и одними входами дополнительного сумматора по модулю два,другие входы которого и вторые входы элементов И второй группы подключены к выходам информационного регистра, входы когосоединены с выходами блока памяти.Ка чертеже приведена блок-схема предлалагаемого датчика,Датчик содержит регистр 1 сдвига, состоящего из первого и второго регистров2 и 3 сдвига, к синхронизирующим входам 4которых подсоединены соответственно шины5 и 6 синхроимпульсов. Элементы И 7 первой группы присоединены к входам 8 регистра 2, а выходы регистра 9 начальногосостояния подключены к входам 10 регистра 3, Датчик содержит также сумматор 11по модулю два и элементы И 12 второйгруппы, выходы 13 последних соединены свходами суммагора 11, а первые входы14 - с соответствующими выходами регисг ра 3. Кроме того, датчик содержитблок 15памяти и регистр 16 адреса, подключенныйк блоку 15 через дешифратор 17 адреса,выходы которого также соединены с соотаветсгвующими входами 18 регистра 19 маски и первыми входами 20 элементов И 7.К вторым входам 21 элементов И 7присоединен выход сумматора 11, К выходам бпока 15 подсоединены входы информа- Зйционного регистра 22, а его выходы 23соединены с вторыми входами 24 соответствующих элементов И 12 и входами 25дополнительного сумматора 26 по модулюдва, связанного выходами с входами 27 до- фополни гельного регис тра 2 8 через элементыИ 29 третьей группы, входы 30 которыхподсоединены к выходу 31 регистра 19, Выходы 32 регистра 28 подключены к соотвегЗЬствующим входам 33 блока 15 и входам34 сумматора 26,Преобразование, осуществляемое датчиком,описывается матричным преобразованием7.= А 1где"И 1А а 1 Ага " А 211АКоэффициенты О матрицы А и координаты векторов 7, и 7,принимаю значение ф1 ЧфОф или "1", Для хранения координат вектора А, используется регистр 3, а для хранения координат вектора 7,регистр 2. Коэффициенты матрицы А хранятся в блоке 15, причем емкость блока составляет 11 Ю ячеек по 11 разрядов, и коэффициенты матрицы А записываются в блок 15 построчно, т, е. каждая строка матрицы записывается в отдельную 11 -разрядную ячейку блока 15.Работа датчика в режиме генерации теста с фиксированной матрицей А преобразов ь ния осуществляется следующим образом,Код 7 начального состояния заносится на регистр 3, с выходов которого он поступает на входы 14 элементов И 12, В соответствии с начальным кодом адреса, занесенным на вход регистра 16, посредством возбуждения соответствующих выходов дешифратора 17 выбирается определенная ячейка блока 15, Регистр 16 адреса вдальнейшем работает в режиме счетчика, изменяя на единицу свое состояние в каждом такте работы датчика.Информация, считанная из блока 15, постпает на входы регистра 22, с выходов которого она передается на входы 24 элементов И 12, Если на регистре 16 находитсякод 000, го в бло:е 15 выбирается код,соответствующий первой строке матрицы А,т. е. первый код маски. Информация с выходов регистра 3 пропускается на вход сумматора 11 только через те элементы И 12,соответствующие единицам кода маски. Полученная сумма с выхода сумматора 11передается на входы 21 элементов И 7 ичерез элементы, соответствующие выбранной ячейке блока 15 (например, первыйэлемент И справа на чертеже), она поступает на вход первого разряда регистра 2 изаписывается в него после прихода ближайшего синхроимпульса по шине 5, Информацияс выхода сумматора 11 используется в качестве выходной информационной последовательности датчика,В следующем такте регистр 16 изменяет свое состояние на единицу, из блока 15 выбирается вторая строка матрицы А, т. е.второй код маски, новое зчачение суммы с выхода сумматора 11 поступает на выход датчика и записывается во второй разряд регистра 2 и т, д, В и. такте информация с выхода сумматора 11 записывается в пос ледний разряд регистра 2, После этого ближайший синхроимпульс, пришедший по шине 6, осуществляет параллельную перепись информации с регистра 2 на регистр 3, а далее счетчик адреса, т. е, регистр 16, сбрасывается в состояние 000 и процесс матричного преобразования повторяется над новым вектором 7 7 7, и т д.010 О 0 Са 0 О ООи г мъ ят) последовательность, генерируемая датчикомт представляет собой линейную возвратную т последовательность. В случае произвольной матрицы А последовательность на выходе датчика представляет собой суперпозицию и Э линейных возвратных последовательностей, подчиняющихся одному и тому же линейному преобразованию, показанному в выражении (3), но сдвинутых одно относительно другого на величину, которая определяется кон-кретным преобразованием, показанным в выражении (2).С целью реализации автоматического перебора различных преобразований с различными коэффициентами О 1, с д 2,фт в датчике может быть реализован режим возведения матрицы Ас в любую последовательную степень, начиная с первой - Ас, А, А, , А - 1. При этом в блок 15 22 т)записывается начальное значение матрицы А, для чего на регистр 28 заносится начальный код 010.0, который переписывается в ячейку блока 15 с номером 0,01, далее код на регистре 28 сдитается на одну позицию вправо и записывается в ячейку с номером 010 и т. д. В ячейку с номером П записывается код с регистра 19 маски, предварительно переписывающимся в регистр 28 (цепи, по которым осуществляется эта передача, на чертеже не показаны).Возведение матрицы А в следующую степень происходит следующим образом.Регистры 28 и 16 устанавливаются в состояние 000. В соответствии с кодом, записанным в регистре 16, на регистр 22 выбирается содержимое первой ячейки блока 15, эта информации складывается по модулю два с информацией, записанной в регистре 28 с помощью сумматора 26. Сумма заносится на регистр 28, через элементы И 29, если в первом разряде регистра 19 хранится код "1 ф. Опрос регистра 19 маски, выявляющий информацию, которая хранится в соответствующем разряде этого регистра, производится с помощью дешифратора 17. Последовательно считывая информацию из всех ячеек блока 15, можно получить сумму строк матрицы А , соответствующих местоположению единицы в коде масВ частном случае, когда матрица А данав виде ки, Сумма накапливается на регистре 28.Далее счетчик адреса переключается в режим вычитания, и на регистр 16 заносится двоичный код и . Код из ячейки блока 15 Ь с номером т считывается на регистр 22,а в блок 15 по этому же адресу записывается код суммы с регистра 28. Из содержимого регистра 16 вычитается единица, код с регистра 22 переписывается в Ю егист 28 (специальные цепи, по кор рорым осуществляется перепись, на череже не показаны), перепись можно производить через сумматор 26, если при этом блокируются входы 34 этого сумматора, с выхода 31 регистра 19 на управляющие входы элементов И 29 поступает сигнал единицы, а код, считанный из ( и - 1)- ячейки блока 15, поступает на регистр 22. В этом же такте код с регистра 28 записывается в (т 1 - 1)ую ячейку блока 15. Процесс продолжается до появления на регистре 16 кода 000,когда в блоке 15 сформируется новое значение матрицыАс Асит д2 Ъ 4сЕсли в качестве начального кода маски выбирается примитивный двоичный многочлен, то последовательное возведение соответствующей матрицы А в степень эквивалентно возведению в ту же степень корня этого многочлена, поэтому линейное преобразование, порождающее суперпозицию линейных возвратных последовательностей на выходе датчика, может быть описано многочленом, корень которого равен корню начального (первообразного) многочлена, возведенному в соответствующую степень. Последовательное возведение Ас в степень перечисляет все возможные неприводимые многочлены данной степени. Таким образом, в датчике реализуетсяавтоматический перебор всех возможныхлинейных и матричных преобразований с задан 4 к ными свойствами, например, примитивныхт 3(период которых равен 2 - 1), неприводимых непримитивных и приводимых (период которых меньше 2 - 1). Используя этот датчик в сочетании с устройством для контро- Ю ля запоминающих блоков, в котором создаются и фиксируются путем измерений наихудшие условия эксплуатации проверяемых блоков, например изменяются напряжения в цепях питания блоков и сопоставляются зафик- Ю сированные значения исследуемого параметра блока, полученные для разных преобразо 2ваний матрицы А, А, А, можно вы делить один или несколько наиболее "тяжелыхф тестов для данного типа блоков, Такой направленный перебор существенно упроша521608 ет и убыстряет поиск "тяжелыхф тестов оперативных запоминающих устройствС целью упрощения начального заполнения блока 15 при возведении матрицы А в сте-. пень, заполнение может осуществляться пу- Э тем занесения на регистр 28 начального кода 1 0 О, в результате чего возведение в степень начинается с единичной матрицы,т.е, о о А = Е, Далее получаем А А =А Е=Ао и т. д.Ф Изменяя размерность ъ 71 матрицы А, межно реализовывать тесты с разными периодами, но с одинаковыми свойствами (например, тесты максимальной длины),формула изобретения ЗОДатчик кодов для устройства контроля запоминающих блоков, содержащий регистры сдвига, входы одного из которых подключены к выходам элементов И первой группы, а входы и выходы другого -соответственно к выходам регистра начального состояния и первым входам элементов И второй группы,8выходы которых соединены со входами сум матора по модулю два, регистр маски и ине формационный регистр, о т л и ч а ю щ и - с я тем, что, с целью увеличения быстродействия и расширения области применения датчика, он содержит дополнительный сумматор по модулю два, дополнительный регистр, третью группу элементов И, блок памяти, регистр адреса и дешифратор адреса, входы которого подключ ды к выходам регистра адреса, а выходы - соответственно ко входам блока памяти, входам регистра маски и первым входам элементов И первой группы, вторые входы которых подключены к выходам сумматора по модулю два, первые входы элементов И третьей группы соединены с выходами дополнительного сумматора цо модулю два, вторые входы - с выходами регистра маски, а выходы дополнительного регистра - со входами блока памяти и одними входами дополнительного сумматора по модулю два, другие входы которого и вторые входы элементов И второй группы подключены к выходам информационного регистра, входы которого соединены с выходами блока памяти.ЦНИИПИ Заказ 4861/515Ти а 723 По писноефилиал ППП "Патент",г, Ужгород, ул. Проектная, 4