Динамический элемент «исключающее или» на мдп-транзисторах

ОПИСАНИЕ ЗОУМЗИЗОБРЕТЕНИЯК АВТОРт-КОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельства1414252/18 Заявлено 14,111.197 1 ПК Н 031 т 17 66 с п исоединением заявкиитет Комитет по делам изобретений н открытий при Совете Министров СССР,ч1тут Автор изобретения Заявитель И ин сковский инженерно-физический инс ДИН Л ЕМЕНТ ИСКЛ ЮЧАЮ 1 ЦЕЕ ИЛД.П-ТРАНЗИСТОРАХ ЕС А Это позво овысить ег шения числа нформации На фиг. 1 стройства; ульсов, подхема описываемогоюры тактовых имхему. Предложение относится к области автоматики и вычислительной техники и предназначено для использования в микроэлектронных цифровых устройствах.Известен элемент исключающее ИЛИ (сложение по модулю два), содержащий 14 МДП-транзисторов и использующий три ступени логической обработки информации.и Предложенныи динамически и элемент отличается тем, что каждый из входов элемента соединен с затвором соответствующего входного и соответствующего выходного транзисторов. Стоки входных транзисторов соединены с источником импульсов положительной полярности, а истоки - с затвором инвертирующего транзистора и с анодом шунтирующего диода. Сток инвертирующего транзистора соединен со стоком последовательно соединенных выходных транзисторов, а затвор нагрузочного транзистора соединен с источником импульсов отрицательной полярности. ляет упростить схему элемента и о быстродействие за счет уменьступеней логической обработки до одной.изображена сна фиг, 2 - эпаваемых на с Устройство содержиг входы 1 и 2, входныетранзисторы 3 и 4 с паразитными емкостями 5 и б исток-затвор соответственно и с общей паразитной емкостью (конденсатором) 7 ис ток-сток, инвертирующий транзистор 8 и шу- тирующий его диод 9, выходные транзисгоры 10 и 11 с общей паразитной емкостью 12 исток-сток, нагрузочный транзистор 18 и шины 14 и 15 для подачи тактовых импульсов поло.10 жительной и отрицательной полярности соответственно.Устройство работает следующим образом.Пусть в исходном состоянии на обоих входах 1 и 2 поддерживается низкий потенциал, 15 недостаточный для отпирания транзисторов 8и 4, а также транзисторов 10 и 11, Тактовый импульс положительной полярности через шину 14 заряжает конденсатор 7 через диод 9 и, действуя через емкости 5 и б на затворы тран зисторов 3 и 4, препятствует отпиранию последних. По окончании импульса диод 9 закрывается, а полов ительно заряженная обкладка конденсатора 7 оказывается заземленной через внутреннее сопротивление генерз тора тактовых импульсов.Таким образом, затвор пнвертирующеготранзистора 8 оказывается под отрицательным потенциалом, достаточным для отпирания транизстора, Орицательный тактовый им пульс по шине 15 открывает нагрузочныйЗаказ 2241/14 Изд.877 Тираж 473 ПодписноеЦНИИПИ Комитета по делам изобретений и озкрытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/6 Типография, пр. Сапунова транзистор 13, и на емкости 12 устанавливается напряжение, определяемое соотношением сопротивления транзисторов 8 и 13 в открытом состоянии. Это соотношение таково, что напряжение на емкости 12 соответствует низкому уровню.Если на обоих входах 1 и 2 поддерживается высокий уровень напряжения, достаточный для отпирания транзисторов 3 и 4, то независимо от процессов, происходящих в схеме, в момент действия отрицательного тактового импульса емкость 12 оказывается шунтированной открытыми транзисторами 10 и 11, вследствие чего на ней устанавливается низкий уровень напряжения,Если в исходном состоянии на одном из входов 1 или 2 присутствует низкий уровень напряжения, а на другом в высок, то один из транзисторов 3 или 4 оказывается открытым и шунтирует емкость 7 так, что по окончании положительного тактового импульса транзистор 8 оказывается запертым. В то же время один из транзисторов 10 или 11 также заперт. Поэтому, когда под действием отрицательного тактового импульса транзистор 13 открывается, емкость 12 заряжается от источника питания до напряжения, соответствующего высокому уровню.Таким образом, схема за один период тактовых импульсов выполняет операцию ис ключающее ИЛИ. При этом обработкинформации происходит в одной логической ступени, т. е, имеет единичную задержку. Динамический элемент исключающее ИЛИна МДП-транзисторах, отличаосцицс гем, что, с целью упрощения схемы и новы.шения быстродействия, каждый из входов 15 элемента соединен с затвором соответствующего входного и соответствующего выходного транзисторов, стоки входных транзисторов соединены с источником импульсов положительной полярности, а истоки - с 20 затвором инвертирующего транзистора и санодом шунтирующего диода, сток инвертирующего транзистора соединен со стоком последовательно соединенных выходных транзисторов, а затвор нагрузочного транзистора сое динен с источником импульсов отрицательнойполярности.