Арифметическое устройство по модулю

ОюЗ сОВетскихОЦИАЛИСТИЧЕСКЕСПУБЛИК 09 37 А 6 Р 7/49 7/7 ВОь 1 ЫВЙМ ИЗ ТЕНИЯ И СКОМУ ЕЛЬСТ(56) Авторское свидетельство СССРМ 1312572, кл, 6 06 Р 7/72, 1987.Авторское свидетельство СССРЬЬ 1683012, кл, 6 06 Р 7/72, 1989,Авторское свидетельство СССРМ 1633400, кл. 6 06 Г 7/72, 1989,(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ПО МОДУЛЮ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов. Цель изобретения - расширение функциональных возможностей.операций сложения и вычитания. Арифметическое устройство по модулю содержит первый и второй информационнье входы 1,1809437 д в = (1 д+в)щоб(в - 1) 12, преобразователь 2 модулярного кода в унитарный код индекса, шесть блоков элементов И 3, 9, 14, 15, 19, 21, тактовый вход 4, два элемента 5, 34, семь элементов И б, 7, 16, 17, 28, 32, 33, кольцевой регистр 8 сдвига, преобразователь 10 унитарного кода в модулярный, выход 11, дешифратор 13, три Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточнь 1 х классов.Цель изобретения - расширение функциональных воэможностей за счет выполнения операций сложения и вычитания,Сущность изобретения состоит в расширении функциональных возможностей за счет реализации операций модульного сложения и вычитания при использовании основного оборудования устройства.Операции модульного умножения и деления проводятся следующим образом. Согласно теории индексов д/в = (д -1 в)глод(гп - 1),где а - модуль, 1 д в - индекс произведениячисла А и В,дув - индекс частного от деления числаА на число В,д,в - соответственно индексы чисел А и В.Из приведенной формулы вытекает возможность замены умножения чисел сложением их индексов по модулю (е - 1), аделения чисел - вычитанием их индексов помодулю (е - 1), Для перехода от индексов кфактическому числу используются антииндексы М(д), Щв).За счет использования унитарного кодачисла А (после дешифратора 13) преобразование А-+1 д сводится к соответствующейкоммутации выходных шин дешифратора 13на входах шестого блока 15 элементов И; апреобразователь 9 унитарного кода индекса 8 в модулярный реализуется соответствующей коммутацией входных шин.Преобразователь 2 модулярного кода в кодиндекса предназначен для преобразованияодного двоичного числа в другое и реализуется на базе элементов И и ИЛИ, напримердля модуля в = 7 согласно табл,1.Таблица 1А(В) 0 1 2 3 4 5 б1 д(3 в) - 0 4 5 2 1 3- чр блока элементов ИЛИ 18, 20, 22, вычитающий счетчик 23, элемент ИЛИ-НЕ 24, вход 25 задания сложения, вход 26 задания вычитания, два элемента ИЛИ 27, 31, вход 29 задания умножения, вход 30 задания деления и установочный вход 35, соединенные между собой функционально, 1 ил,Исходя из приведенных рассуждений,необходимо обеспечить всего две операции(сложение и вычитание по модулю), но дляпроведения умножения и деления по моду 5 лю эти операции нужно реализовать их смодулем (гп - 1). Это производится путем,введения третьего 33 элемента И и второго34 элемента запрета, которые реализованыпри помощи логики КМОП и позволяют про 10 водить двунаправленную передачу (как свхода на выход, так и с выхода на вход.устройство работает по следующему алгоритму;1) операция сложения (вычитания) про 15 изводится обычным путем с помощью коль- фцевого 8 регистра сдвига, при сложениипроизводится запись операнда А в унитарном коде в КСР 8 и затем сдвиг содержимоговправо на В разрядов (при вычитании вле 20 во).2) операция умножения (деления) производится так;а) с помощью преобразователя 2 вычисляется индекс второго операнда В;25 б) производится сложение (вычитание),индексов по модулю (в);в) индекс результата преобразуется изунитарного кода в модулярный путем соответствующей коммутации шин на входах30 третьего блока 19 элементов И, т.е, производится нахождение антииндекса результата модульной операции с последующейшифрацией в двоичный код из унитарного.Возможность достижения положитель 35 ного эффекта от использования данногоизобретения состоит в расширении функциональных возможностей за счет выполнения дополнительно операций модульногосложения и вычитания,40 На чертеже представлена структурнаясхема устройства, где 1 - второй информационный вход устройства, 2 - преобразователь модулярного кода устройства вунитарный код индекса, 3 - первый блок45 элементов И, 4 - тактовый вход устройства,5 - первый элемент запрета, б - первыйэлемент И, - второй элемент И.8 - кольцевой регистр сдвига, 9 - второй блок элементов И, 10 - преобразователь унитарногоОэлементов ИЛИ, 21 - четвертый блок элементов И, 22 - первый блок элементов ИЛИ, ГЗ - вычитающий счетчик, 24 - элементИЛИ-НЕ, 25 - вход задания сложения устройства, 26 - вход задания вычитания устройства, 27 - первый элемент ИЛИ, 28 -седьмой элемент И, 29 - вход задания умножения устройства, 30 - вход задания деления устройства, 31 - второй элемент ИЛИ, 32 - шестой элемент И, 33 - третий элемент И, 34 - второй элемент запрета, 35 - установочный вход устройства,Второй 1 информационный вход устройства соединен с входом преобразователя 2 модулярного кода в унитарный кодиндекса, выход которого соединен с первыми входами элементов И первого 3 блока, тактовый вход 4 устройства соединен с информационным входом первого 5 элементазапрета, выход которого соединен с информационным входом первого 5 элемента запретавыход которого соединен с первыми входами первого 6 и второго 7 элементов И,выходы которых соединены соответственно с входами сдвига вправо и влево кольцевогорегистра 8 сдвига, разрядные выходы которого соединены с первыми входами элементов И второго 9 блока, а выход преобразователя 10 унитарного кода в модулярный соединен с выходом 11 устройства, первый 12 информационный вход устройства соединен со 92 гп) - разрядным входом дешифратора 13 (гп - значения модуля) в - разрядный выход которого соединен соответственно с первыми входами элементов И пятого 14 и шестого 15 блоков, вторые входы элементов И пятого 14 блока соединены с выходом четвертого 16 элемента И, вторые входы элементов И шестого 15 блока соединены.с выходом пятого 17 элемента И, входы элементов И пятого 14 блока соединены соответственно с первыми входами элементов ИЛИ второго 18 блока, вторые входы которых соединены соответственно с выходами элементов И шестого 15 блока, а выходы элементов ИЛИ второго 18 блока соединены соответственно с щ информационными входами кольцевого регистра 8 сдвига, разрядные выходы которого с первого по (п - 1)-й соединены соответственно с первыми входами элементов И третьего 19 блока, выходы которых соединены соответственно с первыми входами элементов ИЛИ третьего 101520253035 40 45 50 55 кода в модулярный, 11 выход устройства, 12 - первый информационный вход устройства, 13 - дешифратор, 14 - пятый блокэлементов И, 15 - шестой блок элементов И,16 - четвертый элемент И, 17пятый элемент И, 18 - второй блок элементов ИЛИ, 19 - третий блок элементов И, 20 - третий блок 20 блока, вторые входы которых соединены соответственно с выходами элементов И второго 9 блока, выходы элементов ИЛИ третьего 20 блока соединены с входом преобразователя унитарного кода 10 в модулярный, второй 1 информационный вход устройства соединен с первыми входами элементов И четвертого 21 блока, выходы которых соединены соответственно с первыми входами элементов ИЛИ первого 22 блока, вторые входы которых соединены соответственно с выходами элементов И первого блока, выходы элементов ИЛИ первого 22 блока соединены с установочными входами вычитающего счетчика 23, разрядные выходы которого соединены с входами элемента ИЛИ-НЕ 24, ьыход которогосоединен с управляющим входом первого 5 элемента запрета, выход которого соединен со счетным входом вычитающего 23 счетчика, входы задания сложения 25 и вычитания 26 устройства соединены с входами первого 27 элемента ИЛИ, выход которого соединен с первым входом четвертого 16 элемента И, вторыми входами элементов И четвертого 21 блока и первым входом седьмого 28 элемента И, выход которого соединен со вторыми входами элементов И второго 9 блока, входы задания. умножения 29 и деления 30 устройства соединены с входами второго 31 элемента ИЛИ, выход которого соединен с первым входом пятого 17 элемента И, вторыми входами элементов И первого 3 блока и с первым входом шестого 32 элемента И, выход которого соединен со вторыми входами элементов И третьего 19 блока, вход сдвига вправо кольцевого регистра 8 сдвига соединен с выходом второго 7 элемента И, с первым входом третьего 33 элемента И, выход которого соединен с входом гп - 1)-го разряда кольцевого регистра 8 сдвига и с выходом второго 34 элемента запрета, информационный вход которого соединен с выходом т-го разряда кольцевого регистра 8 сдвига, управляющий вход второго 34 элемента запрета соединен со втОрым входом третьего 33 элемента И и с выходом второго 31 элемента ИЛИ выход элемента ИЛИ-НЕ 24 соединен со вторым входом шестого 32 и седьмого 28 элементов И, входы задания сложения 25 и умножения 29 соединены со вторым входом первого 6 элемента И, входы задания вычитания 26 и деления 30 соединены со вторым входом второго 7 элемента И, установочный вход 35 устройства соединен со вторыми входами четвертою 16 и пятого 17 элементов И и с входом разрешения записи кольцевого регистра 8 сдвига,Рассмотрим, работу устройства, Кольцевой регистр 8 сдвига (КСР) содержит щ дво510 15 мах 20 25 30 35 40 45 50 0-0-1-0-0-0-0 ичных разрядов (О в .(п 1 - 1, пч - значение модуля, Исходное состояние КСР 8 - нули во всех разрядах. Сигнал на выходе элемента ИЛИ НЕ 24 появляется в том случае, когда на всехвыходах счетчика 23 будут нули, Одиночный импульс, поступающий со входа 35 обеспечивает запись единицы в А-ом разряде (А = 0 - щ - 1) КСР 8. Для упрощения схемы особенности двунаправленной передачи во втором 34 элементе запрета и в третьем 33 элементе И в зависимости от вида сдвига (впрэво или влево) разрядов КСР 8 на схеме не показаны, Работу устройства удобно рассмотреть в четырех режи 1) режиммодульного сложения, В этом случае операнд А в двоичном коде поступаетна вход дешифратора 13. При поступлении импульса по входу 35 в А-ом разряде КСР 8 будет записана единица, т,к, присутствует сигнал на шине 25 и следовательно открыты элементы И пятого 14 блока элементов И, Операнд В в двоичном коде поступает через четвертый 21 блок элементов И, первый 22 блок элементов ИЛИ, В счетчике 23 устанавливается операнд В в двоич- ном коде, С тактового в хода 4 поступает через открытый первый 5 элемент запрета на вход счетчика 23, а также на вход сдвига вправо содержимого КСРВ через открытыйэлемент И б(присутствует сигнал на входе 25). В данном случае сигнала на управляющий вход второго 34 элемента запрета и второй вход третьего 33 элемента И не поступает,поэтому кольцевой регистр 8 сдвига обеспечивает сдвиг разрядов с циклом, равным а через элемент запрета 34. Производится продвижение единицы, записанной в КСР на В двоичных разрядов вправо. Когда содержимое счетчика 23 станет равно нулю, то сигнал с выхода ИЛИ-НЕ 24 закрывает элемент 5 запрета, запрещая прохождение импульсов на сдвиг двоичных разрядов КСР 8 и одновременно этот сигнал поступает на второй вход седьмого 28 элемента И, с выхода которого сигнал поступает на второй вход второго 9 блока элементов И, обеспечивая прохождение результата операции модульного сложения, полученного в унитарном коде через третий 20 блок элементов ИЛИ на вход преобразователя 10 унитарного кода в модульный. С выхода преобразователя 10 унитарного кора в модулярный результат операции в двоичном коде поступает на 11 устройство. 2) режим модульного вычитания. Работа устройства при выполнении операции модульного вычитания (А - В)вонищ отличается от модульного сложения только тем, что присутствует сигнал на входе 26, поэтому производится сдвиг разрядов КСР 8 на Вдвоичных разрядов влево,3) режим модульного умножения. В этомслучае на управляющий вход второго 34 элемента запрета и на второй вход третьего 33элемента И поступает сигнал. В данном случае КСР 8 представляет цепь из (т -1) двоичных разрядов, т,е, его цикл равен (в -.1),Следовательно производится работа по модулю (в - 1), Операнд А поступает на входдешифратора 13, выходы которого скоммутированы на входах шестого 15 блока элементов И в соответствии с. индексамиоперанда А и с выходов шестого 15 блокаэлементов И (сигнал нэ выходе пятого 17элемента И присутствует) через второй 18блок элемента ИЛИ поступает на записьединицы (аналогИчно случаю модельногосложения в д-ом разряде кольцевого 8 регистра сдвига, Операнд В поступает в двоичном коде на вход преобразователя 2 .модулярного кода в код индекса, В счетчике23 устанавливается значение в в двоичномкоде (сигнал на втором входе первого 3 блока элементов И присутствует). Дальнейшийпроцесс до завершения сдвига разрядов КСР 8происходит аналогично операции модульногосложения, но затем результат(д+ в) в унитарном коде поступает на соответствующийзначению антииндекса (д+ в) вход третьего19 блока элементов И через третий 20 блокэлементов ИЛИ, преобразователь 10 унитарного кода в модулярный значение результата операции (А х В)тосп поступает навход 11 устройства.4) режим модульного деления, Работа устройства при выполнении модульного давления (А/В)поде отличается от модульногоумножения только тем, что присутствует сигнал нэ входе 30, поэтому производится сдвигразрядов КСР 8 на 8 двоичных разрядов влево,Рассмо.трим примеры конкретноговыполнения модульных операций для модуля гп = 7,П р и м е р 1. Необходимо определитьрезультат операции модульного сложениядля А = 2, В = 3. (А и В - операнды).Первый операнд А = 010 поступает навход дешифраторэ 13 и после импульса совхода 35 во втором разряде КСР 8 будет записана 1 (остальные разряды КСР 8 - нули).Второй операнд В = 011 устанавливается всодержимом вычитающего счетчика 23. Следовательно содержимое КСР 8 представлено в виде Со входа 4 через элемент 5 поступаеттри импульса (В = 3), которые продвигают10 1809437 0-0-0-0-0-1-0 0-1-0-0-0-0 0-0-0-0-0-1 0-0-0-0-0-0-1 1-0-0-0-0-0 0-1-0-0-0-0 45 0-0-0-1-0-0 0-0-0-0-0-1 единицу в. КСР 8 на три двоичных разряда вправо и уменьшают содержимое вычитаю- щего счетчика до нуля. С выхода ИЛИ-НЕ 24 поступает сигнал, который закрывает элемент 5 и открывает второй 9 блок элементов 5 И. Содержимое КСР 8 следующее Следовательно, результат операции равен 5.(2 + 3)тоб 7 = 5). Этот результат поступает через блок элементов ИЛИ 20 на входпреобразователя 10 унитарного кода в модулярный, с выхода которого значение 101 15поступает на выход 11 устройства,П р и м е р 2. Пусть необходимо определить результат операции модульного вычитания для А = 2, В = 3 (А и. В - операнды),В этом случае все будет происходить 20аналогично первому примеру, за исключением того, что сдвиг содержимого КСР 8(единицы в А-м двоичном разряде будетпроизводиться влево, Содержимое КСР 8 по. завершении сдвига следующее . 25 Это соответствует результату вычитания, равному 6 в унитарном коде, (2-3)гпоб 30 7 = 6), Результат поступает на вход преобразователя 10 унитарного кода в модулярный, с выхода которого значение 110 поступает на выход 11 устройства.П р и м е р 3, Определить А В(гпос 7) при 35 А = 3, В =4 (А и В - операнды).В данном случае сигнал присутствует на втором входе И 33 и управляющем входе элемента 34 запрета, следовательно образуется цепь КСР 8 из 6 двоичных разрядов. 40 Первый операнд А = 011 поступает на вход дешифратора 13 на выходах которого он будет представлен в следующем унитарном коде Выходные шины дешифратора 13 скоммутированы на входах шестого 15 блока элементов И согласно таблицы 1, сле довательно на его выходах имеем унитарный код А в виде 55Следовательно такой вид будет на разрядах КСР 8. Второй операнд В поступает на вход преобразователя 2 модуля рного кода в код индекса, на выходе. которого имеем 010 (см, таблицу 1), Это значение устанавливается в счетчике 23, Со входа 4 через элемент 5 поступают два импульса (в = 2), которые продвигают единицу в КСР 8 на два двоичных разрядов вправо и уменьшают содержимое вычитающего 23 счетчика до нуля, С выхода ИЛИ-НЕ 24 поступает сигнал, который закрывает элемент 5 и открывает третий 9 блок элементов И, Содержимое КСР 8 следующее Оно соответствует значению (А + в) в унитарном коде. Выходы КСР 8 скоммутиро-. ваны на входах третьего 19 блока элементов И таким образом, что на выходах его мы имеем значение антииндекса в унитарном коде, т,е, имеем Это соответствует результату операции равному 5 в унитарном коде (3. х 4 под 7 = 5 глод 7). Этот результат через блок элементов ИЛИ 20 поступает на вход преобразователя 10 унитарного кода в модулярный, с выхода которого значение 101 поступает на выход 11 устройства.П р и м е р 4. Определить А/В(вод 7) при А = 3, В = 4. (А и В - операнды).В этом случае все будет происходить аналогично третьему примеру, за исключением того, что сдвиг содержимого КСР 8 (единицы, в А-м двоичном разряде будет происходить на щ двоичных разрядов влево. Содержимое КСР 8 по завершении сдвига следующее На выходах третьего 19 блока элементов И имеем Это соответствует результату операции, равному 1 в унитарном коде (34 иоб 7 = 1 проб 7). Этот результат через блок элементов ИЛИ 20 поступает на вход преобразователя 10 унитарного кода в модулярный, с выхода которого значение результата операции 001 поступает на выход 11 устройства.Техническое преимущество заявляемого изобретения в сравнении с прототипом состоит в существенном увеличении числа проводимых модульных операций (добавляются две модульные операции),Положительный эффект от использования данного изобретения состоит в том, что уменьшается общее количество необходи5 10 15 20 25 30 35 40 45 50 55 мого для реализации модульных операций оборудования, что повышает надежность функционирования устройства и снижает его себестоимость),Достоверность достижения поставленная цели подтверждается конкретными примерами выполнения всех модульных операций для в = 7,Формула изобретения Арифметическое устройство по модулю, содержащее преобразователь модулярного кода в унитарный код индекса, преобразователь унитарного кода в модулярный, кольцевой регистр сдвига, вычитающий счетчик, первый, второй и третий блоки элементов И, первый блоК элементов ИЛИ, первый, второй, третий, четвертый, пятый, шестой и седьмой элементы И, первый и второй элементы ИЛИ, элемент ИЛИ-НЕ, первый элемент запрета, первый и второй информационные входы, информационный выход, входы задания умножения и деления и тактовый вход, причем второй информационный вход устройства соединен с входом преобразователя модулярного кода в унитарный код индекса, выход которого соединен с первыми входами элементов И первого блока, тактовый вход устройства соединен с информационным входом первого элемента запрета, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответСтвенно с входами сдвига вправо и влево кольцевого регистра сдвига, разрядные выходы которого соединены соответственно с первыми входами элементов И второго блока, а выход преобразователя унитарного кода в модулярный соединен с выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем выполнения операций сложения и вычитания, в него введены дешифратор, четвертый, пятый и шестой блоки элементов И, второй и третий блоки элементов ИЛИ, второй элемент запрета, входы задания сложения и вычитания и установочный вход, причем первый информационный вход устройства соединен с ( оц 2 в)-разрядным входом дешифратора (в - значение модуля), в - разрядный выход которого соединен соответственно с первыми входами элементов.И пятого и шестого блоков, вторые входы элементов И пятого блока соединены с выходом четвертого элемента И, вторые входы элементов И шестого блбка соединены с выходом пятого элемента И, выходы элемснтов И пятого блока соединены соответственно с первыми входами элементов ИЛИ второго блока, вторые входы которых соединены соответственно с выходами элементов И шестого блока, а выходы элементов ИЛИ второго блока соединены соответственно с в информационными входами кольцевого регистра сдвига, разрядные выходы которого с первого по (в - 1)-ый соединены соответственно с первыми входами элементов И третьего блока, выходы которых соединены соответственно с первыми входами элементов ИЛИ третьего блока, вторые входы которых соединены соответственно с выходами элементов И второго блока, выходы элементов ИЛИ третьего блока соединены с входом преобразователя унитарного кода в модулярный, второй информационный вход устройства соединен с первыми входами элементов И. четвертого блока, выходы которых соединены соответственно с первыми входами.элементов ИЛИ первого блока, вторые входы которых соединены соответственно с выходами элементов И первого блока, выходы элементов ИЛИ первого блока соединены с установочными входами вычитающего счетчика, разрядные выходы которого соединены с входами элемента ИЛИ-НЕ, выход которого соединен с управляющим входом первого элемента запрета, выход которого соединен со счетным входом вычитающего счетчика, входы задания сложения и вычитания устройства соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И, вторыми входами элементов И четвертого блока и первым входом седьмого элемента И, выход которого соединен с вторыми входами элементов И второго блока,входы задания умножения и деления устройства соединены с входами второго элемента ИЛИ, выход которого соединен с первым входом пятого элемента И, вторыми входами элементов И первого блока и с первым входом шестого элемента И, выход которого соединен со вторыми входами элементов И третьего блока, вход сдвига вправо кольцевого регистра сдвига соединен.с выходом второго элемента И, а первым входом третьего элемента И, выход которого соединен с входом (в -1)-го разряда кольцевого регистра сдвига и с выходом второго элемента запрета, информационный вход которого соединен с выходом в-го разряда кольцевого регистра сдвига, управляющий вход второго элемента запрета соединен со вторым входом третьего элемента И и выходом второго элемента ИЛИ, выход элемента ИЛИ-НЕ соединен со вторыми входамишестого и седьмого элементов И, входы задания сложения и умножения соединены с вторым входом первого элемента13 1809437 14 Составитель В, КраснобаевТехред М.Моргентал Корректор Е. Папп Редактор Заказ 1286 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г.Ужгород, ул.Гагарина, 101 И, входы задания вычитания и деления соединены со вторым входом второго элемента И, установочный вход устройства соединен с вторыми входами четвертого и пятого элементов И и входом разрешения записи кольцевого регистра сдвига.