Устройство для умножения

ОПИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(51) М, Кл,6 06 Е 7/3 аявк с присоединени 23) Приоритет (43) Опубликов сударственныи камитеавета Министров СССРпо делам изабретенийн открытий Бюл лете 53) УДК 687,325(088,8 25.04.7(45) Дата опубликования описания 28.06.7 72) Авторы изобретения Горнец, И. В, Сперанская и И, Ю, Сперански 1) Заявител ковский институт радиотехники, электроники и автомати 54) УСТРОЙСТВО ДЛЯ УМНОЖ льн выч тноситсь испо Изобретениехнике и может бь троеыи ано и рифметических усИзвестно устр одержащее регист умматор и логич стройстве отсутс трицательных чисе ем ержащ омби суммеренос цнонного 15комбигистра первого разрядаго младподклю- омбина являет трои ств,ойство для умножения чисел, ры множимого и множителя,еские элементы. Однако в этомтвует возможность умножения л на два разряда. Наиболее близким техническим решизобретению является устройство, содрегистр множимого, регистр множителя, кционный сумматор, регистр поразрядныхрегистр переносов, причем выход регистраподключен к первому входу комбинасумматора, выход суммы по модулю дванационого сумматора подключен к входу рподразрядных сумм, выход переносамладшего разряда комбинационного сумподключен к входу второго младшегорегистра переноса, выход переноса второщего разряда комбинационного сумматорачен к входу первого младшего разряда кционного сумматора, входные шины.Недостатком известного устройства узкий диапазон перемножаемых чисел и низкое быстродействие.Цель изобретения - расширение диапазона умножаемых чисел и повышение быстродействия.Это достигается тем, что в устройство ввецены группы элементов И, триггер, дешифратор, причем выход регистра множимого подключен к входам элементов И первой группы, вторые входы кото. рых подключены к выходу децвфратора и к входу триггера, выход которого подключен к первому входу дешифратора и к первым входам элементов И второй группы, вторые входы которых подключены к первой входной шине, к первым входам элементов И третьей и четвертой групп, выходы элементов И четвертой группы подключены к второму входу комбинационного сумматора, второй выход которого подключен к первым входам элементов И пятой группы, выходы ко. торых подключены к входу регистра переноса, выходы элементов И первой группы подключены к третьему входу комбинационного сумматора, четвертый вход которого подключен к выходам элементов И второй группы, выходы двух младших разрядов комбинационного сумматора подключены к соответствующим входам элементов И третьейрунпы, вторые Входл элеметов И пятой грушыподключены к Второй Входной шине,На чертеже показана схема предлагаемогоустройства.Устройство для умножения содержит регистрмножимого 1, регистр множителя 2, комбинационный сумматор 3, регистр поразрядных сумм 4,регистр переноса 5, триггер 6, дешифратор 7 игруппы элементов И 8 - 12.Работа устройства заключается в следующем.В исходном состояии в регистре 1 храитсммножимое, в регистре 2 - множитель В каждомтакте умножения производится прямая, инверснаянли прямая со сдвигом на один разряд влевопередача множимого на первый вход сумматора 3или передача множимого блокируется, Тип передачи множимого определяется комбинацией двухочередных разрядов множителя с помощью дешифратора 7, а также триггера 6,Получающаяся в каждом такте умножениясумма по модулю два за исключением двух еемладших разрядов с соответствующего выходасумматора 3 записывается в регистр 4. Суммы,выработанные в (и+1) и (и+2)-м разрядах сумматора 3 записываются в два старших разрядарегистра 2, Эти разряды в предыдущем такте былиосвобождены при сдвиге множителя в регистре 2 надва разряда вправо.Переносы, вырабатываемые сумматором 3 вкаждом такте ум 1 ожения, записываются со сдвигом нз один разряд вправо в регисгр 5 за исключением переноса из (и+2)-го разряда сумматора,который в этом же такте поступает на первый вход(и+1)1.О разряда сумматора. Таким образом, вкаждом такте осуществляется пробег переносавсего через один разряд. Исобходимое для этоговремя незначительно по сравнению с длительностьютакта и не зависит от количества разрядов сомножителей.При необхоцмости вычитания множимого изпредыдущей суммы частичных произведений насумматор подается 1 пверсный код множимого, темсамым из времени преобразования множимогоисключается время на распространение переноса измладшего разряда множимоо. Потучение дополнения от множимого осуцесвляется в следующемтакте умножения подачей дополнительной единицыиз триггера 6 на первый вход (и+2)-го разрядасумматора 3.В такте и/2 лня вьпОлнения коррекции приумножении на отрщательньй множитель производится,ъноже 1 пе на знзковуо пару разрядов мно.жителя. Поэтому в и/ такте перс. носы заносятся врегистр 5 со сдвигом на Один рзэряд Влево, апоразрядная )мма подается нз сумматор 3 в( 12) . й разряд сумматора, а в его и-й разряд на первый Вход так как сдвига в предыдущем такте не было, В (и/2+1).м такте множимое не подается на первый вход сумматора. Суммирование в этом 5 такте производится с распространением переносовпо сквозной цепи, предусмотренной в сумматоре 3.Запись окончательного произведения производится в регистр 4.Итак старшие и разрядов результата находятся 20 в регистре 4, младшие (и) разряда находятся;в старших разрядах регистра множителя 2.Таким Образом, предлагаемое устройство нетребует предварительного преобразования сомножителей в прямой код и последующего преобразо вания произведения в дополнительный код, чтоприводит к повышению быстродействия всего устройства в сравнении с известным.Формула изобретенияУстройство для умножения, содержащее регистр множимого, регистр множителя, комбинационный сумматор, регистр поразрядных сумм и 25 регистр переноса, причем выход регистра переносаподключен к первому входу комбинационного сумматора, выход суммы по модулю два которого подключен к входу регистра поразрядных сумм, выход переноса первого младшего разряда З 1 комбинациошого сумматора подключен к входувторого младшего разряда регистра переноса, выход переноса второго младшего разряда комбинационного сумматора подключен к входу первого младшего разряда комбинационнбго фб сумматора, входные шины, о т л и ч а ю щ е е с ятем, что, с целью расширения диапазона умно.жаемых чисел и повышения быстродействия, в устройство введены группы элементов И, триггер, дешифратор, причем выход регистра множимого 4 О подключен к входам элементов И первой группы,вторые входы которых подключены к выходу дешифратора и к входу триггера, выход которого подключен к первому входу дешифратора и к первым входам элементов И второй группы, 45 вторые входы которых подключены к первойвходной цвпе, к первым входам элементов И третьей и четвертой групп, выходы элементов И четвертой группы подключены к второму входу комбинационного сумматора, второй выход которого подкчючсн к первым входам элементов И пятой группы, Выходы которых подключены к входу регистра пс 1)еоса, выходы элементов И г 1 ервой группы подключены к трет ему входу комбинационного сумматора, четве 1 тый вход которого лодклкиеп к выходам элементов И Второй 1 руплы, ВВ 1 ходь двух ыад 11 х 1 тззилдОВ комб 1 зци 01 п 01 О сумма 0 рз 0 дкВоь к СООэ Всэ с уОць Вхозь э,с 1 с 111 ОВ 11 1 рет ьси г 111)1, В Г 011 ыс Вх 01 ы э.1 сме 1 ГОВ И(1" Ппь 1ПО;к.ск Второ 1 Вхои й к.555401 оставитель 3 Жков ехред Н Ьабурка окси рс ори исиосистров СС НИИИИ Го иэл ННН "1 Ьтснт", г. Уж 1 орол, уа. Проскная. 4 Редактор Р Гоича Заказ 459/23