Преобразователь двоично-десятичного кода в двоичный

р 1 ИУ 890 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Соав Советска Социалистических(51) М. Кл.2 С 06 Г 5/00 единением заявкиГосударственныи комитет Совета Министров СССР по дедам изобретенийи открытий. Т. Пешков,Вишняков и Л. И. Босяк 1) Заявите Минский радиотехнический институт ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ тся к вычислительнои ет быть использовано кодопреобразования, а ких устройствах, обес. у как двоичных, так и ер аидов. Изобретение относи технике, где оно мож для соответствующего также в арифметичес печивающих обработк двоично-десятичных оп Известны преобразователи двоично-десятичного кода в двоичный 11, 21. Один из них 11 содержит динамический регистр, регистр тетрады, сумматор, вентили и элемент ИЛИ, причем выход динамического регистра соединен через вентиль и элемент ИЛИ со входом сумматора и через вентиль - со входом третьего разряда регистра тетрады, выходы первого и третьего разрядов которого соединены через вентили со входами сумматора, а выход последнего соединен со входом динамического регистра. Это известное устройство характеризуется сложностью и значительным временем преобразования. Прототипом изобретения является устройство 12, содержащее элемент переноса, регистр результата и в каждой тетрада преобразуемого числа дешифратор и сумматор-сдвигатель, к первым входам которых подключен генератор тактовых сигналов. Это устройство обеспечивает преобразование и-разрядного двоично-десятичного кода в двоичный в процессе выполнения 4 и тактов сдвигов - суммирования. Однако оно требует значительного времени, затрачиваемого на преобразование.Целью изобретения является сокращениевремени преобразования. В описываемом пре образователе это достигается тем, что в немпервый выход сумматора-сдвпгателя каждой тетрады подключен к первому входу дешифратора данной тетрады, второй выход сумматора-сдвигателя каждой тетрады подключен 10 ко второму входу соответствующего дешпфратора и к третьему входу дсшифратора соседней младшей тетрады, первый, второй, третий, четвертый и пятый выходы дешифратора каждой тетрады, кроме тетрады единиц, подклю чены к первому, второму, третьему, четвертому и пятому входам сумматора - сдвигателя младшей тетрады, первый выод дешифратора тетрады единиц подключен ко входу элемента переноса, выход которого соединен с четвер тым входом соответствующего дешифратора,второй и третий выходы дешнфратора тетрады единиц подключены к первому и второму входу регистра результата, выход которого соединен с выходом устройства.25 На чертеже приведена схема описываемогопреобразователя для 3-разрядных (и) десятичных чисел. На чертеже; 1, 2 и 3 - сумматоры-сдвигатели, обеспечивающие фиксацио десятичных цифр исходного числа; каж- ЗО дый из них имеет первый вход (вход 5),517890 Таблица Преобразованное число Мо такта Десятки Единицы Сотни 0111 0011 0101 0001 0000 0000 1001 0010 0000 0000 0000 0000 0011 1100 1010 0100 0011 0000 приход сигнала на который обеспечивает сдвиг содержимого сумматора-сдвигателя на два в сторону младших разрядов, первый (+2), второй (5), третий (+7), четвертый (10) и пятью (12); приход сигнала на них обеспечивает увеличение содержимого сумматорасдвигателя соответственно на два, пять, семь, десять, двенадцать; первый/ (5) и второй (2) выходы, которые соответствуют выходам второго и первого младшего разрядов сумматора-сдвигателя; 4 и 5 - дешифраторы тетрады преобразователя, кроме тетрады единиц, имеющие первый, второй и третий входы и первый (+2), второй (+5), третий (+7), четвертый (+10) и пятый (+12) выходы; 6 - дешифратор тетрады единиц, имеющий первый (5), второй (2), третий (5) и четвертый (2) входы и а, б и в - выходы; 7 - элемент переноса, являющийся ячейкой кратковременного хранения переноса; 8 - регистр результата, имеющий первый и второй входы для установки значения в первом и втором старших двоичных разрядах и третий вход, приход сигнала на который обеспечивает сдвиг содержимого регистра результата вправо на два разряда; 9 - шина генератора тактовых сигналов, подключенная к первым входам сумматоров-сдвигателей всех тетрад и к третьему входу регистра результата.Первый выход каждого сумматора-сдвигателя соединен с первым входом дешифратора этой же тетрады, второй выход каждого сумматора-сдвигателя соединен со вторым выходом соответствующего дешифратор а и с третьим входом дешифратора соседней младшей тетрады, первый (+2), второй (+5) третий (+7), четвертый (+10) и пятый (+12) выходы дешифратора каждой тетрады, кроме тетрады единиц, соединены с соответствующими входами сумматора-сдвигателя эгой же тетрады, Выход в дешифратора единиц подключен через элемент переноса к четвертому входу этого же дешифратора, выходы а и б которого соединены соответственно с первым и вторым входами регистра результата.Особенностью дешифраторов всех тетрад, кроме тетрады единиц, является то, что их можно рассматривать как специализированные суммирующие схемы, причем, если принять для его первого, второго и третьего входов веса соответственно 2, 5, 5, то для его первого, второго, третьего, четвертого и пятого выхода будут справедливы веса соответственно 2, 5, 7, 1 О, 12. Особен.постыл дешифратора тетрады единиц (а+1) является то, что он представляет собой спе цпализированъый сумматор, у которого входные сигналы имеют веса: первый вход 2, второй вход 1, третий вход 2, четвертый 1, а выходы имеют веса: первый 1, второй 2, третий 4.10 В исходном состоянии в ячейке 7 устанавливается нулевое значение, а в сумматоры-сдвигатели отдельных тетрад заносятся значения соответствующих цифр десятичного числа так, чтобы в сумматоре-сдвигателе 1 находился 15 разряд единиц, в сумматоре-сдвигателе 2разряд десятков, в сумматоре-сдвигателе 3 - старший разряд сотен. У каждого дешифратора 4 - 6 возбуждается выход, вес которого соответствует сумме весов его возбужденных 20 входов. На выходе дешифратора единиц 6возбуждаются выходы, суммарный вес которых соответствует сумме весов его возбужденных входов.Преобразование выполняется потактно, при чем каждый такт начинается с приходом сигнала на шине 9. При появлении этого сигнала обеспечивается сдвиг содержимого всех сумматоров-сдвигателей и сдвигающего регистра на два разряда вправо (в сторону младших 30 разрядов). В сумматорах-сдвигателях к коду,полученному после сдвига, прибавляется величина, соответствующая весу возбужденного выхода, подключенного к данному сумматорусдвигателю дешифратора. В сдвигающем ре гистре результата в освободившихся послесдвига двух старших разрядах устанавливаются значения, соответствующие сигналам на втором б и первом а выходах дешифратора 6, а в ячейке 7 устанавливается единица, 40 если возбужден третий выход в. На этом заканчивается выполнение первого такта.Выполнение последующих тактов происходит аналогично.Отличием последующих тактов от первого 45 является то, что в ячейке 7 и в сдвигающемрегистре результата могут находиться модульные значения.В таблице приведена последовательностьзначений в разрядах отдельных сумматоров сдвигателей, в ячейке 7 и в двух старшихразрядах т, т - 1 регистра результата при преобразовании числа 9 Зло=01111001101,517890 Формула изобретения Составитель Н. Лакирев Техред Т. Курилко Корректор А. Дзесова Редактор Л. Тюрина Заказ 1463/5 Изд.1414 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, )К, Раушская набд. 4/5Типография пр. Сапунова, 2 Преобразователь двоично-десятичного кода в двоичный, содержащий элемент переноса, регистр результата и в каждой тетраде преобразуемого числа дешифратор и сумматорсдвигатель, к первым входам которых подключен генератор тактовых сигналов, отл ич а ю щ и й с я тем, что, с целью сокращения времени преобразования, первый выход сумматора-сдвигателя каждой тетрады подключен к первому входу дешифратора данной тетралы, второй выход сумматора-сдвигателя каждой тетрады подключен ко второму входу соответствующего дешифратора и к третьему входу дешифратора соседней младшей тетрады, первый, второй, третий, четвертый и пятый выходы дешифратора каждой тетрады, кроме тетрады единиц, подключены к первому, второму, третьему, четвертому и пятому входам сумматора-сдвигателя младшей тетрады, первый выход дешифратора тетрады единиц под ключен ко входу элемента переноса, выходкоторого соединен с четвертым входом соответствующего дешифратора, второй и третий выходы дешифратора тетрады единиц подключены к первому и второму входу регистра ре зультата, выход которого соединен с выходомстройства,Источники информации, принятые во вни мание при экспертизе:1. Авт, св. СССР,329525, кл, Сз ОбР 5/00.2. Сухомлинов М, М. и др. Преобразователи кодов чисел, К, 19 б 5.