Устройство стабилизации динамического диапазона сигнала

(21) 40963 (22) 01,08 (46 15.05 л, Оф 18А,В, Симкин,В,Г,Буткевич ввелнчато регу- ф-лы ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР) ,89. Бю (72) Ю.М.Коршунов Н,И,Вираховский, и В.Д.Бочков (53) 621.396.662(088,8) (56) Авторское свидетельство СССР 1 Ф 1298857, кл. Н 03 С 3/20, 1985. (54) УСТРОЙСТВО СТАБИ 11 ИЗАЦИИ ДИНАМИЧЕСКОГО ДИАПАЗОНА СИГНАЛА (57) Изобретение относится к радиотехнике, Цель изобретения - повыше ние точности стабилизации при одноканальном и многоканальном источниках .входного сигнала, Устройство стабилизации содержит мультиплексор 1, эл-т 2 с регулируемым коэф. передачи, сумматоры 3,9 и 15, АЦП 4, блок выделения 5 минимального и максимального уровней сигнала, вычитатели 6,7, 16,18 и 20, весовой усилитель 8, пе 8 УОд 1 ремножители 10 и 17, эл-ты постоянной памяти 11 и 19, цифровой.компаратор 12, эл-ты памяти 13 и 21, дешифратор 14, ЦАП 22 и блок формирования23 управляющих импульсов. Устройствоимеет два режима работы: режим калибровки и рабочий режим, При многоканальном источнике входного сигналаосуществляется опрос всех источниковсигнала и цикл процесса калибровкиповторяется, В рабочем режиме сигналы не формируются, а лишь происходитсчитывание информации из эл-тов памяти 13 и 21. Цель достигается за счетиспользования цифровых эл-тов и дения поправки при определеничины смещения, обусловленнойчто сумматор 3 включен послеа также за счет простоты ступаппроксимации гиперболическойлировочной х-ки эл-та 2. 1 з,пИзобретение относится к радиотехнике, в частности к системам автоматической регулировки усиления, и может быть использовано при калибровке5коэффициентов передачи каналов,Цель изобретения - повышение точности, а также повышение точностипри многоканальном источнике входного сигнала. 10На фиг. 1 представлена структурнаяэлектрическая схема устройства стабилизации динамического диапазонасигнала; на фиг. 2 - структурнаяэлектрическая схема блока формирования управляющих импульсов; на фиг, 3 диаграммы, поясняющие его работу,где д - сигнал на входе тактовых импульсов, Б - сигнал на входе выборарежима, 6 - сигнал на входе пуска, 20д и е - сигналы на первом, третьем и втором выходах, - сигналустановки, з, и - соответственно первый и второй сигналы синхронизацииблока выделения минимального и максимального уровней сигнала (БВММС),к - сигнал синхронизации устройства;на фиг. 4 - структурная электрическая схема БВММС; на фиг. 5 - диаграммы, поясняющие его работу, где а - 30сигнал на управляющем входе, й -сигнал на входе установки, б - сигнал на первом входе синхронизации,сигнал на втором входе синхронизации, о, г - сигналы на выходах четвертого и пятого элементов И; нафиг. 6 - структурная электрическаясхема цифрового компаратора; нафиг. 7 - диаграммы, поясняющие егоработу, где ч - сигнал на входе установки,- сигнал на управляющемвходе, 8 - сигнал на входе синхронизации, - сигнал на входе второгоинвертора, 0 - сигнал на входе пятого сумматора, 45Устройство стабилизации динамического диапазона сигнала содержит мультиплексор 1, элемент 2 с регулируемым коэффициентом передачи, первыйсумматор 3, аналого-цифровой преобразователь (АЦП) 4, блок 5 выделения минимального и максимальногоуровней сигнала БЯММС, первый вычитатель Ь, второй вычитатель 7, весовой усилитель 8, второй сумматоР 9,первый перемножитель 10, первый элемент 11 постоянной памяти, цифровойкомпаратор 12, первый элемент 13 па-,мяти, дешифратор 14, третий сумматор 15, третий вычитатель 16, второй перемножитель 17, четвертый вычитатель 18, второйэлемент 19 постоянной памяти, пятый вычитатель 20,второй элемент 21 памяти, цифроаналоговый преобразователь (ЦАП) 22,блок 23 формирования управляющихимпульсов,Блок 23 формирования управляющихимпульсов содержит счетчики 24 и 25,тактовый генератор 26, первый триггер 27, первый и второй формирователи импульса 28 и 29, дешифратор30, второй, третий и четвертый триггеры 31, 32 и 33, первый, второй итретий элементы И 34, 35 и 36, приэтом входы счетчика 24 и второгоформирователя импульса 29 образуют.вход тактовых импульсов устройства,первые входы первого, второго итретьего элементов И 34, 35 и 36,и вход счетчика 25 - вход выбора режима, вход сброса счетчика 25 - входпуска, выход третьего элемента Итретьего триггера 32, четвертоготриггера 33 и счетчика 24 являютсяпервым, вторым, третьим и четвертымвыходами блока формирования управляющих импульсов.Кроме того, выход тактового генератора является выходом сигнала синхронизации устройства, выходы первогои второго элементов И.34 и 35 выходами первого и второго сигналов синхронизации для БВММС соответственно,выход второго формирователя импульса 29 - выходом сигнала установкиустройства,Блок выделения минимального и максимального уровней сигнала БВММСсодержит первый, второй и третий регистр 37, 38 и 39, первый и второйкоммутатор 40 и 41, четвертый сумматор 42, четвертый и пятый элементыИ 43 и 44 и первый инвертор 45, входпервого регистра 37 является входомБВММС, вторые входы четвертого и пятого элементов И 43 и 44, управляющимвходом БВММС, управляющие входы второго и третьего регистров 38 и 29 -входом установки, управляющий входпервого регистра 37 - первым входомсинхронизации, управляющие входыкоммутаторов - вторым входом синхронизации, а выходы - второго и третьего.регистров 38 и 39 являются выходами сигналов максимального и минимального уровней соответственно, 1480096(2) 25 где К - управляющее напряжение элемента 2 на 1 такте;Ч . - управляющее напряжение на1-1 такте;30К 1 - коэффициент передачи элемента 2 на 1 такте;7, 7.максмин 1 эмакси Е, - максимальное и минимальное1 минзначения выходного сигнала 35на 3-м такте;- коэффициент, учитывающийслучайные возмущения сигнала определяющей инерционность и помехоустойчивостьустройства 0р 4 1,Необходимое смещение первого сумматора определяется следующим выражением 45 8.= 1/21-й(лп)7. -283, (3)где Я смещение сигнала на 3такте; 50Максминт+ Еп. - иц) (- 1Л 2дпи+.1и п.,коды, определяющие коэффициенты передачи зле 55 мента Перед началом работы устройствав первый элемент 11 постоянной памяЦифровой компаратор 12 содержитшестой элемент И 46, третий счетчик 47, блок 48 постоянной памяти,пятый сумматор 49 и второй инвертор50, при этом вычитающий вход пятогосумматора 49 является входом цифрового компаратора, первый вход шестого элемента И 46 является управляющимвходом, вход сброса третьего счетчика 47 является входом установки,второй вход шестого элемента И 46является входом синхронизации цифрового компаратора, а выход третьегосчетчика 47 - выходом циФрового компаратора,Устройство стабилизации динамического диапазона сигнала работает следующим образом.Управление элементом 2 происходит 20в соответствии со следующим выражениемти заносятся следующие коэффициентыв двоичном коде:;. с-иф где д = 1М;11 - допустимый диапазон разброса нормированного вы"ходного сигнала;Ь - требуемый уровень выходного нормированного сигнала;Ю - количество дискретныхкоэффициентов, определенных по выражению И = 1 ++ епй(1 п Р/1 п И);Р = Х /Х , - динамический диапазон изменения сигнала;Уи Х с - минимально и максимально возможные уровнивходного сигнала,т,е. первый элемент 11 памяти осуществляет хранение числа Ч;, обратного установленному коэффициентуусиления К;,Во второй элемент 19 постояннойпамяти заносятся следующие величины:(4)- ИФ где д = -М, И. В блок 48 постоянной памяти цифрового компаратора 12 внесены пороговые значения выходного управляющего сигнала 11, = Х Ч", (5)где= О, И. Входной сигнал на 1-м такте через элемент 2, первый сумматор 3 и АЦП 4 поступает на вход БВММС 5, В этом блоке в результате операции сравнения, производимой на четвертом сумматоре 42, значения 7 и Хфиксируются на регистрах 39 и 38 соответственно. В устройстве возможны два режимаработы: режим калибровки и рабочийрежим,В режиме калибровки на вход выбора режима устройства поступаетсигнал единичного уровня, С появлением сигнала на входе пуска устройства счетчики 24 и 25 блока 22 форми.рования устанавливаются в нулевоесостояние, а регистр БВММС 5 - в единичное, На вход элемента с регулируемым коэффициентом передачи поступает один из входных сигналов, 1480096На выходах первого вычитателя 6 и третьего сумматора 14 появляются результаты А Е; и 1 Е соответственно,lРазностный сигнал Л Е поступает3на второй вычитатель 7, на входе которого формируется сигнал. ошибки по размаху. Этот сигнал через весовой усилитель 8 с коэффициентом усиления поступает на первый сумматор 9 и далее на первый перемножитель 10, где преобразуется к величине К3 = Ч, 1 +р(дЕ )Индексозйачает номер шага калибровки устройства и показывает, что состояние канала на данном 3-м этапе калибровки в общем случае отличается от состояния (величина смещения, коэффициент передачи) на предыдущем Ц - 1) шаге, Результат вычислений К =11 +р(в Е - 1)3 поступает в цифровой компаратор 12, где формируется новый код управления, определяющий коэффициент передачи на данном 1-м этапе калибровки, Процесс определения нового кода и, сводится к нахождению такого тР =, при котором выполняется условие П;,1 (К, Ц., (6)где д = 1, Б.Найденное число пф и определяет1новое состояние канала после проведения калибровки. Временная диаграмма на фиг. 6 поясняет работу цифрового компаратора 12,Одновременно суммарный сигналЕ 1 с выхода третьего сумматора 15поступает на третий вычитатель 16,на вход вычитаемого которого поступает сигнал Я . , где Я , - смешение, вычисленное на предыдущем 1-1такте с выхода второго элемента 21памяти. На третьем вычитателе 16 формируется разность ЯЕ макс+ Е мин)25 1)Разность кодов п = и, - п полученная в пятом вычитателе 20, поступает на второй элемент 19 памяти,где формируется значение поправочного коэффициента Й(б и), учитывающегоизменившийся коэффициент передачиэлемента 2, и во втором перемножи"теле 17 формируется произведение7 = й(йп) Е маис+ Е мин 28 , , вычитаемое в четвертом вычитателе 19,где и определяется окончательно необходимое смещение сигнала на данномэтапе,5 10 15 20 25 30 35 40 45 50 Поскольку код требуемого коэффи-циента передачи и требуемое смещение сформированы, то на первом выходе блока формирования управляющихимпульсов формируется сигнал и производится запоминание величины кодакоэффициента усиления в первом элементе 11 памяти, а смещение - во втором элементе 19 памяти, Код коэффициента усиления далее поступаетв дешифратор 14, где формируется ве"личина коэффициента усиления в двоичном коде. А величина смещения преобразуется в ЦАП 22 в аналоговую величину, причем так как опорное на"пряжение ЦАП 22 уменьшено вдвое, томинимальное значение выходного сигнала близко к нулю,При многоканальном источникевходного сигнала с приходом следующего импульса на вход тактовых импульсов устройства происходит изменение состояния первого счетчика 24блока 22 формирования на единицу,что приводит к подключению к входуэлемента 2 с регулирующим коэффициентом передачи другого источникавходного сигнала, а также к изменению сигнала на входах адреса бло"ков 13 и 21 памяти, Цикл процессакалибровки повторяется. После опроса всех источников сигнала процесскалибровки заканчивается,В рабочем режиме на вход выборарежима поступает сигнал нулевогоуровня, на первом, втором и третьемвыходах блока 23 формирования сигналы не формируются, а происходит считывание информации из первого ивторого блоков 13 и 21 памяти.Таким образом, благодаря исполь"зованию цифровых элементов, введению поправки при определении величины смещения, обусловленной тем, чтопервый сумматор включен после элемента с регулируемым коэффициентом,простоте ступенчатой аппроксимациигиперболической регулировочной характеристики элемента с управляемымкоэффициентов передачи в устройстведостигается высокая точность. Формула изобретения 1, Устройство стабилизации динамического диапазона сигнала, содержащее последовательно соединенные эле.мент с регулируемым коэффициентомпередачи и первый сумматор, выходкоторого является выходом устройства, блок выделения минимального имаксимального уровней сигнала, по"следовательно соединенные первый вычитатель, входы уменьшаемого и вычитаемого которого подключены соответственно к выходам максимальногои минимального сигналов блока выделения минимального и максимальногоуровней сигнала, второй вычитатель,вход вычитаемогокоторого являетсявходом сигнала единичного уровня,весовой усилитель, второй сумматор,другой вход которого подключен квходу сигнала единичного уровня,первый перемножитель и первый элемент памяти, выход которого подключен к управляющему входу элементас регулируемым коэффициентом передачи, последовательно соединенные третий сумматор, входы которого подключены к выходам блока выделенияминимального и максимального уровнейсигнала, и третий вычитатель, последовательно соединенные четвертыйвычитатель, вход уменьшаемого которого подключен к входу сигналаединичного уровня, и второй элементпамяти, выход которого подключен квходу вычитаемого третьего вычита-.теля, а также блок формированияуправляющих импульсов, первый входкоторого является входом тактовыхимпульсов устройства, первый выходподключен к входам разрешения записипервого и второго элементов памяти,о т л и ч а ю щ е е с я тем, что,с целью повышения точности, в неговведены аналого-цифровой преобразователь, включенный между выходом первого сумматора и входом блока выделения минимального и максимальногоуровней сигнала, второй перемножитель, включенный между выходом третьего и входом вычитаемого четвертого вычитателей, цифроаналоговый преобразователь, включенный между выходом второго элемента памяти и другим входом первого сумматора, первый5элемент постоянной памяти включенФный между выходом первого элементапамяти и вторым входом первого перемножителя, последовательно соединенные пятый вычитатель и второй элементпостоянной памяти, выход которогоподключен к другому входу второгоперемножителя, а также дешифратори цифровой компаратор, при этом первый перемножитель подключен к первому элементу памяти через цифровойкомпаратор, управляющий вход которого подключен к второму выходу блокаформирования управляющих сигналов,выход первого элемента памяти подключен к управляющему входу элементас регулируемым коэффициентом передачи через дешифратор, третий выходблока формирования управляющих импульсов подключены к управляющему25 входу блока выделения минимальногои максимального уровней сигнала,входы вычитаемого и уменьшаемогопятого вычитателя подключены соответственно к выходам первого элемента памяти и цифрового компаратора,а второй и третий входы блока формирования управляющих импульсов являются входами пуска и выбора режимасоответственно,2, Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что, с целью повышения точности при многоканальном источнике входного сигнала, в него введен мультиплексор, входы которого являются входами устройства,. выход подключен к входу элемента с регулируемым коэффициентом передачи, четвертый выход блока формирования управляющих сигналов подключен к управляющему входу мультиплексора и входам адреса первого и второго элементов памяти.Каналого ц ижробомупреобраз оба делю 14800961480096 1 едолуженк едак тор юс ееПроизводственно-издательский комбинат Патент , г. Ужгород, ул. Гагарина, 101 Заказ 2557/55ВНИИПИ Государственно11303 Составитель Л, ЗаксТехред М. Моданич Корректор Н. Гунько Тираж 885 Подписноеомитета по изобретениям и открытиям при ГКНТ С осква, Ж, Раушская наб., д. 4/5