Микропрограммное устройство управления

СОЮЗ СО 8 ЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК А 9/22 в 0 0 ОБРЕТ в о СССР980 ОСУДАРСТНЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ АВТОРСКОМУ СВ(56) 1. Авторское свидетельство СССРР 419893, кл. 0 06 Р 9/22, 1972,2, Авторское свидетельство СССРР 830386 кл. О 06 Р 9/22, 1979.3. Авторское свидетельство СССРпо заявке Р 3211181/18-24,кл. 0 06 У 9/22, 1980.4. Авторское свидетельствР 913378, кл. 0 06 Р 9/22, 1(54)(57) МИКРОПРОГРАММНОЕ УСТРОЙСТВОУПРАВЛЕНИЯ, содержащее блок памяти,адресов микрокоманд, первый блокпамяти зон микрокоманд, регистр адреса, регистр микрокоманд, первыйрегистр выбора страйицы, мультиплексор логических условий, первый ивторой блоки элементов И, блок элементов ИЛИ, элемент И, элемент ИЛИи генератор тактовых импульсов, при- .чем выходы регистра адреса и первогорегистра выбора страницы соединенысоответственно с первыми и вторымиадресными входами блока памяти адресов микрокоманд, выход немодифици"рованных разрядов которого соединенс первыми входами первого блока эле-.ментов И, выходы первого блока элементов И и элемента И соединены спервой группой входов блока элементов ИЛИ, выход которого соединен синформационным входом регистра адреса, вход начального адреса устройства соединен с первыми входами второго блока элементов И, выход которого соединен с второй группой входов блока элементов ИЛИ, вход пуска,устройства соединен с управляющимвходом генератора тактовых импульсов, выход первого блока памяти зон микрокоманд соединен с первым информационным входом регистра микрокоманд, выход микроопераций которого являе-.ся выходом микроопераций устройства, выход кода логических условий регистра микрокоманд соединен с управляющим входом мультиплексора логических условий, вход логических условий устройства соединен с информационным входом мультиплексора логических условий, о т л и ч а ю щ ее с я тем, что, с целью снижения аппаратных затрат, в устройство введены (М) блоков памяти зон микрокоманд, где И - количество зон, образующих операционную часть микро-,р команды, Я регистров выбора страниды, блок контроля по мойулю два, Я блок памяти кодов настройки, причем .-выход регистра адреса соединен С первыми адресными входами всех блоков памяти зон микрокоманд, выход каждого 4 в .го блока памяти зон микрокоманд (где- + от 2 до К ) ссединен с 1 -м информационным входом регистра микрокоманд, выходы микро- операций, конца команды и логических условий регистра микрокоманд соединены соответственно с перв.м вторым и третьим информационными входами блока контроля по модулю два выход конца команды регистра микро- команд соединен с вторыми входами второго блока элементов И, вторыми входами первого блока элементов И и первым входом элемента И, выход муль. типлексора.логических условий и выход модифицируемых разрядов блока памяти ацресов микрокоманд соединены соответственно с первыми вторым вхоцами элемента ИЛИ, выход которого соединен с вторым входом элемента И, первый и второй выходы блока контроля по модулю два соединены соответственно с выходом прерывания устройства и с управляющим входом блока па1065855 мяти кодов настройки, первый выходкоторого является выходом общегоотказа устройства, вход начальногоадреса устройства соединен с информационным входом блока памяти кодовнастройки, второй выход которогосоединен с информационными входамивсех регистров выбора страницы, выход л -го регистра выбора страницысоединен с вторым адресным входом Изобретение относится к цифровойвычислительной технике и может бытьиспользовано при проектировании микропрограммных устройств управленияЭВМ и вычислительных систем, устойчивых к отказам.Известно микропрограммное устройство, содержащее блок памяти адресных микрокоманд, блок памяти опе"рационных микрокоманд, регистры. адреса и микрокоманд, элементы И иИЛИ генератор тактовых импульсов 11,1Недостаток указанного устройства - низкая достоверность функционирования, обусловленная отсутствием средств контроля выполнениямикропрограмм.Известно также микропрограммноеустройство управления с контролемфункционирования, содержащее блокпамяти микрокоманд, регистр адреса, 20регистр микрокоманд, блок проверкилогических условий, узел контроляна четность, генератор тактовыхимпульсов, элементы И и ИЛИ 2 .Недостаток указанного устройства -низкая отказоустойчивость, котораяобусловлена отсутствием средств коррекции микропрограмм при обнаружениисбоев или устойчивых отказов в устройстве. 30Известны микропрограммные устройства управления, имеющие средстваконтроля и защиты от сбоев. Крометого, известно устройство, содержащее блок памяти микрокоманд, регистры адреса и микрокоманд, буферныйрегистр, блок контроля, элементы Ии ИЛИ, генератор тактовых импульсов ЗД,Недостаток укаэанных устройств - 40их низкая устойчивость к постояннымотказам элементов. структуры устройств,что ограничивает область их применения.Кроме того, общим недостатком 45рассмотренных устройств являетсянизкая гибкость компоновки микропрограмм, связанная с невозможностью(4 -1)-го блока памяти зон микрокоманд, первый выход генератора такто.вых импульсов соединен с входамисинхронизации регистра адреса, всехрегистров выбора страницы и входомсинхронизации блока контроля по модулю два, второй выход генераторатактовых импульсов соединен свходом синхронизации регистра микрокоманд,формирования расширенного множества микрокоманд из ограниченного набора операционных кодов, что приводит к большому объему аппаратуры.Наиболее близким к предлагаемому является микропрограммное устройство управления, содержащее блок памяти адресов микрокоманд, первый блок памяти зон микрокоманд, регистр адреса, регистр микрокоманд, первый регистр выбора страницы, мультиплексор логических условий, первый и второй блоки элементов И, блок элементов ИЛИ, элемент И, элемент ИЛИ и генератор тактовых импульсов, причем выходы регистра адреса и первого регистра выбора страницы соединены соответственно с первыми и вторыми адресными входами блока памяти адресов микрокоманд, выход немодифицированных разрядов которого соединен с информационными. входами первого блока элементов И, выходы первого блока элементов И и элемента И соединены с первым входом блока элементов ИЛИ, выход которого соединен с информационным входом регистра адреса, вход кода операции устройства соединен с информационным входом второго блока элементов И, выход которого соединен с вторым входом блока элементов ИЛИ, вход пуска устройства соединен с управляющим входом генератора тактовых импульсов, выход первого блока памяти .зон микрокоманд соединен с первым инфор. мационным входом регистра микрокоманд, выход микроопераций которого является выходом микроопераций устройства, а выход кода логических условий соединен с управляющим входом мультиплексора логических условий, вход логических условий устройства соединен с информационным входом мультиплексора логических условий (4 . Недостатками известного устройства являются большой объем аппаратурных затрат и низкая надежность, которые вызваны низкой гибкостью устройства, обусловленной тем, что структура устройства. не обеспечивает многократной интерпретации множества хранимых микрокоманд (микро- командного базиса).Цель изобретения - снижение аппаратурных затрат устройства.Указанная цель достигается тем, что микропрограммное устройство управления, содержащее блок памяти адресов микрокоманд, первый блок памяти зон микрокоманд, регистр адреса, регистр микрокоманд, первый регистр выбора страницы, мультиплексор логических условий, первый и второй блоки элементов Й, блок .элементов ИЛИ, элемент И, элемент ИЛИ и генератор тактовых импульсов, причем выходы регистра адреса и первого регистра выбора страницы соединены соответственно с первыми и вторыми адресными входами блока памяти адресов микрокоманд, выход немодифицированных разрядов которого соединен с первыми входами первого блока элементов И, выходы первого блока элементов И и элемента И соединены с первой группой входов блока элементов ИЛИ, выход которого соединен 30 с информационным входом регистра адреса,.вход начального адреса устройства соединен с первыми входами второго блока элементов И, выход которого соединен с второй группой 35 входов блока элементов ИЛИ, вход пуска устройства соединен с управляющим входом генератора тактовых импульсов, выход первого блока памяти зон микрокоманд соединен с первым 40 информационным входом регистра микрокоманд, .выход микроопераций которого является выходом микроопераций устройства, выход кода логических условий регистра микрокоманд соединен с управляющим входом мультиплексора логических условий, вход логических условий устройства соединен с информационным входом мультиплексора логических условий, дополнительно содержит (8 -1) блоков памяти зон микрокоманд, где Й - количество зон, образующих операционную часть микро- команды, М регистров выбора страницы, блок контроля по модулю два, блок памяти кодов настройки, причем вы ход регистра адреса соединен с первыми адресными входами всех блоков памяти зон микрокоманд, выход каждого-го блока памяти зон микро- команд (гдев от 2 до й ) соединен 60 с й -м информационным входом регистра микрокоманд, выходы микроопераций, конца команды и логических условий регистра микрокоманд соединены соответственно с пеРвым, вторым 65) и третьим информационными входами блока контроля по модулю два, выход конца команды регистра микрокоманд соединен с вторыми входами второго блока элементов И, вторыми входами первого блока элементов И и первым входом элемента И, выход мультиплексора логических условий ивыход модифицируемых разрядов блока памяти адресов микрокоманд соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с вторым входом элемента И, первый и второй выходы блока контроля по модулю два соединены соответственно с выходом прерывания устройства и с управляющим входом блока памяти кодов настройки, первый выход которого является выходом общего отказа устройства, вход начального адреса устройства соединен с информационным входом блока памяти кодов настройки, второй выход которого соединей с информационными входами всех регистров в 1 бора страницы, выход 1 -го регистра выбора страницы соединен с вторым алресным входом (-1)-го блока памяти зон микрокоманд, первый выход генератора тактовых импульсов соединен с входами синхронизации регистра адреса, всех регистров выбора страницы и входом синхронизации блока контроля по модулю два, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра микрокоманд.Сущность изобретения состоит в снижении аппаратурных затрат и повышении надежности путем декомпозиции операционных частей микрокоманд и их хранения в специальных БИС памяти, при этом микрокомандный базис формируется на уровне зон операционных частей микрокоманд; композиции операционных микрокоманд из их частей, хранимых дифференцированно, резервирования наиболее важных (ба,зовых) операционных частей микро- команд и соответствующих им систе:.ных настроечных функций, реконфигурации микрокомандного базиса при физических отказах элементов структуры, соответствующих операционным частям микрокоманд.В устройстве каждый код микро- командного базиса У представляется в виде композиции1 - (ч, У, , У ) где ". ( 6 (,К - части кодов операционнйх микрокоманд, которые хранятся в отдельных БИС памяти.Это позволяет при расширении набора макрофункций не увеличивать объем хранимых кодов операционных микрокоманд, а хранить лишь специальные настроечные колы, которыеВход 15 начального адреса соеди" нен с инйормационным входом блока 8 памяти кодов настройки и первыми входами, второго блока 10 элементов И. Выход зоны 5.2 регистра 5 микрокоманд подключен к первому инФормационному входу блока 9 контроля по модулю два и к выходу 16 микроопераций устройства. Вход 17 логических условий устройства подключен к инйормационному входу мультиплексора б логических условий, управляющий вход которого соединен с выходом зоны 5.3 регистра 5 микрокоманд и с третьим входом блока 9 контроля по модулю два, первый выход которого образует выход 18 прерывания устройства. Вход 19 пуска устройства подключен к управляющему входу генератора 7 тактовых импульсов. Первый выход блока 8 памяти кодов настройки подключен к вьйоду 20 общего отказа устройства,50 65 указывают номера страниц соответствующих БИС памяти. Тогда требуемаЯ,микрокоманда Формируется из отдельных частей копов у 1, хранимых в раз"личных блоках памятй, Поскольку различные микрокоманды, как первоначально сйормированные, так и йормируемые при расширении набора макроФункций, состоят из повторяющихсякодов У, то это дает возможность.уменыаить ребуемый объем блоковпамяти, а также испольэовать высвободившиеся ячейки для резервирования базовых частей операционныхмикрокоманд. Тогда при отказе ячеек блоков памяти изменяется настроечный код, который позволяет обойти этот отказ путем перехода к работе с другими страницами БИС памят.и . На Фиг. 1 приведена Функциональная схема микропрограммного устройства управления; на йиг, 2 - функциональная схема блока памяти кодов настройки; на Фиг. 3 - то же, блока контроля по модулю два,Микропрограглмное устройство управления (Фиг. 1) содержит блок 1 памяти адресов микрокоманд, Б блоков 2 памяти зон микрокоманд, (М + 1) регистров 3 выбора страницы, регистр 4 адреса, регистр 5 микрокоманд с зонами: 5.1 - зона сигнала "Конец команды", 5.2 - зона микроопераций и 5.3 - зона кода логических условий; мультиплексор 6 логических условий, генератор 7 тактовых импульсов, блок 8 памяти кодов настройки, блок 9 контроля по модулю два, второй и первый блоки 10 и 11 элементов И соответственно, элемент И 12, блок 13 элементов ИЛИ, элемент ИЛИ 14. 5 10 15 20 25 30 35 40 45 Второй выход 21 блока 9 контроля по модулю два соединен с управляющим входом блока 8 памяти кодов настройки, второй выход которого соединен с инФормационными входами первого - (Ц +1)-го регистров 3 выбора страницы, входы синхронизациц которых соединены с входом синхро низации регистра 4 адреса, входом синхронизации блока 9 контроля по модулю два и с первым выходом генератора 7 тактовых импульсов, второй выход которого соединен с входом синхронизации регистра 5 микро- команд. Выход регистра 4 адреса соединен с первыми адресными входами блока 1 памяти адресов микрокоманд и И блоков 2 памяти зон микрокоманд, вторые адресные входы которых соединены с выходами (1+1)-го регистров 3 выбора страницы. Выходыблоков 2 памяти зон микрокоманд соединены с инФормационными входами регистра 5 микрокоманд, выход зоны 5.1 которого соединен с вторым ииФормационным входом блока 9 контроля по модулю два, с вторыми входами второго блока 10 элементов И и с вторыми входами первого блока 11 элементов И и.элемента И 12, первый вход которого соединен с выходом элемента ИЛИ 14, первый вход кото" рого соединен с выходом мультиплексора б логических условий.НемодиФицируемый выход блока 1 памяти адресов микрокоманд соединен с первыми входами первого блока 11 элементов И, выход которого и выход элемента И 12 соединены с первым входом блока 13 элементов ИЛИ, второй вход которого соединен с выходом второго блока 10 элементов И, модиФицируемый выход блока 1 памяти адресов микрокоманд соединен с вторым входом элемента ИЛИ 14, а выход блока 13 элементов ИЛИ - с ииФормационным входом регистра 4 адресов.Блок 8 памяти кодов настройки (Фиг. 2) содержит накопитель 22 кодов настройки, мультиплексор 23 модиФицирующего разряда, регистр 24 отказов, дешиФратор 25, триг- гер 26, элементы И 27 и 28, элемент ИЛИ 29, элемент 30 задержки, вход 31 немодийицированных разрядов.Блок 9 контроля по модулю два (Фиг. 3) содержит сумматор 32 по модулю два, триггер 33, элементы И 34-37 и элементы 38 и 39 задержки.Назначение основных функциональных элементов микропрограммного устройства управления состоит в следующем.Регистр 4 адреса предназначен для хранения относительного адреса частей микрокоманд внутри стра 1065855ниц, содержащихся в блоке 1 памяти адресов микрокоманд и в первому -м блоках 2 памяти зон микрокоманд, записываемых в. соответствующие поля регистра 5 при Формировании микрокомандПервый регистр 3 выбора страницы служит для хранения базового адреса страницы адресов микрокоманд и выдачи его на вторые адрес.ные входы блока 1 памяти адресов микрокоманд. Блок 1 памяти адресов микрокоманд предназначен для хранения относительных адресов частей микрокоманд, хранимых в первомя-м блоках 2 памяти зон микрокоманд. При этом информация об относительном адресе каждой части микрокоманд в блоке 1 записана дважды. Блоки 1 и 2 являются запоминающими устройствами статического типа и могут быть построены на ьыкросхемах К 541 РТ 1.Блок 10 элементов И служит для управления передачей начального адреса (кода операции) с входа 15 устройства через блок 13 элементов ИЛИ на информационные входы регистра 4 адреса.Блок 11 элементов И предназначен для уаравления передачей кода относительного адреса участков микрокоманд с выхода блока 1 через блок 13 элементов ИЛИ на регистр 4 адреса в процессе выполнения.микропрограммыеЭлемент ИЛИ 14 служит для модификации младшего разряда относительно адреса сигналом с выхода мультиплексора б логических условий.Элемент И 12 служит для передачи младшего разряда относительного адреса с выхода элемента ИЛИ 14 через соответствующий элемент ИЛИ блока 13 элементов ИЛИ на младший разряд регистра 4 адреса.Первый " М -й блоки 2 памяти зон .микрокоманд предназначены для хранения частей микрокомаид. Весь объем памяти каждого блока 2 разбит на страницы,Выходы каждого из блоков 2 соединены с информационными входами соответствующих им полей регистра 5 микрокоманд, Например, выходы первого блока 2 соединены с первым информационным входом регистра 5 микрокомандРегистр 5 служит для формирования микрокоманды из частей микрокоманд, считываемых из блоков 2, и выдачи сигналов микроопераций с по,ля 5.2 на выход 16 микроопераций устройства, с полей 51 и 5,2 - на блок 9 контроля по модулю два и кода логических условий, с поля 5.3- на блок 9 и на управляющие входы5 10 мультиплексора б логических условий. Генератор 7 тактовых импльсов служит для Формирования импульсов, синхронизирующих процесс Функционирования устройства.Блок 9 контроля по модулю два служит для контроля правильности Формирования очередной микрокоманды. В случае сбоя или отказа при формировании микрокоманды блок 9 выдает сигнал на выхбд 18 прерывания устройства и сигнал ошибки науправляющий вход блока 8.памяти кодов настройки.Блок 9 контроля по модули двафункционирует следующим образом.В исходном состоянии триггер 33находится в нулевом состоянии (цепиначальной установки триггера 33 насхеме условно не показаны). Сумматор32 по модулю два проверяет на нечет"ность сформированную в регистре 5микрокоманду путем суммирования всехее разрядов по модулю два. При правильно сформированной микрокомандесигнал на выкоде сумматора 32 отсутствует, и наоборот. Очередной тактовый импульс поступает на управляющийвход. блока 9 контроля по модулю дваи опрашивает содержимое сумматора 32. З 0 Если микрокомаида сформирована правильно, то сигнал на выходе сумматора 32, а следовательно, и элемента И34 отсутствует. При Формировании последней микрокоманды микропрограммы 35 на входе блока 9 контроля по модулюдва появляется сигнал микрооперации"Конец команды" . При наличии сигнала на управляющем входе блока 9 контроля по модулю два на выходе элемен та И 35 появляется сигнал, которыйпоступает на элемент 38 задержки.Его время задержки ьз 8 равно суммевремени проверки сую 1 атором 32 микрокоманды на нечетность, времени 45 срабатывания элемента И 34 и временипереключения триггера 33.Если все микрокоманды микропрограммы сформированы правильно, то навыходе элемента И 36 появляется Сигнал нормы. Если хотя бы одна измикрокоманд сформирована неправильно,то сигналом с выхода элемента И 34триггер 33 переводится в единичноесостояние. На выходе 18 прерыванияустройство при этом появляется сигнал прерывания и устройство переводится в режим повторного выполнениямикропрограммы. При этом текущаямикропрограмма выполняется до конца,а затем по адресу на входе 15 уст ройство запускается для повторноговыполнения данной микропрограммы.Если при первом повторном выполнении микропрограммы ее микрокоманды формируются без искажений, то 65 сигнал на выходе элемента И 34 непоявляется. Триггер 33 остается в нулевом состоянии и с поступлением тактового импульса на управляющий вход и сигнала "Конец команды" на вход блока 9 контроля по модулю два на выходе элемента И 36 появляется 5 сигнал, подтверждающий правильность формирования микропрограммы. Он поступает через выход 21 на управляющий вход блока 8 памяти кодов настройки в качестве сигнала "Норма". 10Если при первом повторном выполнении микропрограммы хотя бы одна из микрокоманд сформирована неправильно, то на выходе сумматора 32 появляется единичный сигнал. Гри этом по описанному выше алгоритму на выходе элемента И 37 появляется сигнал ошибки.Элемент 32 задержки служит для Формирования сигнала установки триггера 33 в нулевое состояние с задерж кой на время, необходимое для передачи сигнала о наличии ошибКи в микропрограмме ч рез элемент И 37 в блок 8 памяти кодов настройки.25Мультиплексор 6 логических условий служит для формирования по ко-. дам поступающим на управляющие Входы значений проверяемых логических условий, поступающих на информационный вход мультиплексора.30Блок Я памяти кодов настройки (фиг. 2) предназначен для адаптивной замены основных страниц блоков 2 резервньпя страницами при возникновении отказов частей микрокоманды, хранимых на основных страницах.Назначение основных йункциональных элементов блока 8 памяти кодов настройки состоит в следующем.ЕЕакопитель 22 памяти кодов наст О ройки служит для хранения кодов адресов основных и резервных страниц частей микрокоманд. Элемент ИЛИ 29 служит для модийикации младшего разряда с целью получения адреса, покоторому в накопителе 22 записан кодадреса резервных страниц блоков 2.Мультиплексор 23 модийицирующего разряда служит для формирования сигнала, модифицирующего младший 50 разряд адреса, поступающего на накопитель 22. Элемент И 28 позволяет Формировать сигнал общего отказа устройства при отказе как основной, так и резервной страниц, соответствующих одной и той же микропрограмме.Дешифратор 25 предназначен для формирования двоичного унитарного кода, соответствующего номеру основной страницы, в которой имеется отказ. Регис.ср 24 отказов служит для хранения номеров основных страниц, в которых в процессе Функционирования устройства появились отказы. Триггер 26 служит для фиксации фак та неправильного Формирования хотябы одной микрокоманды в процессевыполнениь микропрограммы. Элемент27 служит для формирования сигнала отказа страницы, соответствующего факту неправильного йормирования микрокоманды при повторном выполнении микропрограммы, Элемент 30 задержки позволяет йормировать сигнал на управляющий вход дешифратора 25 при исчезновении импульса на выходеэлемента И 27, что исключает прохождение сигнала на выход 20 блока 8при обнаружении отказа основнойстраницы, Время задержки элемента 30задержки при этом выбирается более или равным длительности тактовых импульсов на первом выходе генератора 7 тактовых импульсов. Такой -выбор величины задержки включает возможность йормирования на выходе 20 устройства ложного сигнала общего отказа устройства.Микропрограммное устройство управления (фиг. 1) функционирует следующим образом,В исходном состоянии регистры 3 и 4 обнулены, на выходах 5,2 и 53 регистра 5 установлены нули, а на выходе 5.1 регистра 5 - единичныйсигнал. На вход 15 устройства поступают параллельно код операции и адрес кода настройки.Код операции поступает на инйормационный вход регистра 4 через второй блок 10 элементов И и блок 13элементов ИЛИ, а адрес кода настройки - на информационный вход блока 8 памяти кодов настройки. При этом из накопителя 22 в соответствии с поступившим адресом выбирается код настоойки устройства на выполнение заданной микропрограммы для записив регистры 3 выбора страницы, в каждом из блоков 1 и 2 выбирается страница, части микрокоманд который будут использоваться при Формировании микрокоманд микропрограммы. При поступлении сигнала пуска на вход 19 устройства генератор 7 начинает йормнровать на первом и втором выходахимпульсы, сдвинутые друг относительно друга. После окончания действия импульса на первом выходе генератора 7 в регистр 4 запишется код операции, а в регистры 3 - коды страниц. Эти коды с регистров 3 поступают на вторые адресные входы блоков 1 и 2, выбирая при этом номера используемых страниц. На первые адресные входы блоков 1 и 2 при этом поступает код с регистра 4 адреса. Этот код и задает номе ячейки памяти внутри страницы, определяемой кодом, записанным в регистрах 3. Выбранные адреса последующих микро- команд микропрограммы из блока 1 поступают на первый блок 11 э,лемен 1065855тов И и на элемент И 12 через элемент ИЛИ 14, Выбранные части микро- команды из 8 страниц блоков 2 после действия импульса с второго выхода генератора 7 записываются в соответствующие зоны регистра 5 микрокоманд, Формируя таким образом целую микрокоманду, Сигналы микроопераций с поля 5.2 регистра 5 поступают на выходы 16 микроопераций устройства, код проверяемого логического условия с поля 5,3 подается на мультиплексор б и проверяет значение од-. ного из логических условий, поступающих на входы 17 логических условий устройства. Сигнал с выхода мульти плексора б модифицирует на элементе ИЛИ 14 значение младшего разряда адреса очередной микрокоманды. Так как в поле 5,1 регистра 5 присутствует единичный сигнал только в 20 последней микрокоманде микропрограммы, а в остальных он равен нули, то модифицированный адрес очередной микрокоманды с выхода первого блока 11 элементов И и элемента И 12 поступает через блок 13 элементов ИЛИ на информационные входы регистра 4 адреса. Кроме того, код, сформированный на регистре 5 микрокоманд (поля 5.1, 5.2 и 53), поступает на блок 9 30 контроля по модулю два. Если микро- команда выдана правильно, то в схеме. блока 9 контроля по модуло два никаких сигналов не Формируется и устройство переходит к выборке очередной микрокоманды. При Формировании последней микрокоманды микропрограммы в поле 5.1 регистра 5 появляется единичный сигнал. При этом открываются элементы И 10 и код операции с входа 15 устройства поступает на информационные входы регистра 4. Далее устройство Функционирует аналогично описанному выше алгоритму.Если при Формировании микрокоман ды произошел сбой или отказ, то блок 9 контроля по модулю два выдает на выход 18 сигнал прерывания.После появления сигнала 1 Конец командыф блок 9 контроля по модулю два выдает сигнал ошибки, который с выхода элемента И 37 через выход 21 поступает на Т-вход триггера 26 блока 8 памяти кодов настройки. По заднему Фронту этого импульса триггер 26 установится в единичное состояние, Фиксируя Факт неправильного выполнения микропрограммы. Одновременно устройство переходит в режим повторного Формирования микропрограммы, т.ена входе 15 появляется 60 предыдущий код операции. Если при повторном прогоне микропрограммы искажения Формируемых на регистре 5 микрокоманд блок 9 контроля по модулю два не обнаруживает, то устройч 65 ство далее Функционирует аналггл г. -но описанному выше алгоритму, атриггер 26 устанавливается з нульсигналом на его Р-входе, ко 1 срыйформируется на выходе элемента П 36блока 9 и через выход 21 поступаетв блок 8 памяти кодов настройки.Если ке при повторном прогоне микропрограммы снова обнаруживается ееискажение, то на выходе 21 блока 9контроля по модулю два вновь поянляется сигнал ошибки, По этому сигналу на выходе элемента И 27 блока 8 памяти кодов настройки появляется сигнал, идентифицирующий отказ ос" новных страниц зон микрокоманд текущей настройки, а триггер 26 перебросится в нулевое состояние в конце действия сигнала на его Т-входе, Через времязапускается децифратор 25 и записывает в регистр 24 единицу в тот его разряд, который соответствует номеру отказавшейРстраницы атее код присутствует на информационном входе дешифратора 25). Ло адресу кода настройки, задаваемому извне через вход 15, и по коду номера отказавшей страницы мультиплексор 23 Формирует сигнал модификации младшего разряда адреса коданастройки. При этом из накопителя 22 выбирается код настройки, соответствующий резервным страницам в блоках 2 памяти зон микрокоманд.Если в процессе Функционирования происходит неправильное Формированиемикрокоманд с использованием резервных страниц частей микрокоманд, то устройство работает следующим образом.В первый раз неверное Формирование микрокоманды в регистре 5 воспринимается как сбой и приводит к повтору исполнения микропрограммы, а ее повторное неверное значение обуславливает, как и в предыдущем случае, выработку сигнала на выходе элемента И 27 блока 8 памяти кодовнастройки, который поступает на первый вход элемента И 23. Так как основная страница для данной микропрограммы имеет отказ, зафиксированныйв регистре 24 отказов, и на выходемультиплексора 23 при этом выработансигнал, разрешающий срабатывание элемента И 28, то на первом выходе блока 8 Формируется сигнал, поступающий на выход 20 общего отказа устройства.Предлагаемое устройство существенно превосходит прототип (базовыйобъект) в гибкости формируемого микрокомандного базиса, что обуславливает его высокую экономичность и надежность, которые позволяют использовать изобретение в системах с повышенной отказоустойчивостью и изменяемым набором макрофункций.1065855 Фиг.акаэ ЦО 46/49 Тираж 704 Подпис вни илиал ППП ."Патент", г. Ужгород, ул. Проектная