Устройство для преобразования правильной двоично-десятичной дроби в двоичную дробь

) М. Кл. 6 061 5/02 Государственныи комитет Совета Министров СССРпо делам иаобретений и открытий2) Автор изобретени А. Н, Гармашганрогский радиотехнический институт 71) Заявите(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ПРАВИЛЬНОЙДВОИЧНО-ДЕСЯТИЧНОЙ ДРОБИ В ДВОИЧНУЮ ДРОБЬ Изобретение относится к области вычислительной техники и может быть использовано в цифровых интегрирующих машинах и однородных интегрирующих структурах с многоразрядными приращениями,Известны устройства для преобразования правильной двоично-десятичной дроби в двоичную дробь, содержащие регистры и блок управления.Однако работа таких устройств, содержащих разнотипные функциональные узлы и олоки, недостаточно надежна.Цель изобретения заключается в повышении надежности работы устройства для преобразования правильной двоично-десятичной дроби в двоичную дробь.В состав предлагаемого устройства введены интеграторы. Выход двоично-десятичного регистра соединен с первыми входами первого, второго и третьего интеграторов, выход регистра двоичного эквивалента соединен со вторыми входами первого и третьего интеграторов. Выход третьего интегратора соединен с третьими входами первого, второго и третьего интеграторов, выход второго - с входом третьего интегратора, выход первого - с входом четвертого интегратора, выход которого соединен с четвертыми входами первого, второго и третьего интеграторов. Выход блока управления соединен с входом первого интегратора и с управляющими в регистров и интеграторов.Это повышает надежность работы устройства.Схема предложенного устройства изображена на чертеже.Устройство содержит двоично-десятичныйрегистр 1, регистр двоичного эквивалента 2, олок управления 3 и интеграторы 4 - 7, 10 Интеграторы имеют четыре входа по подынтегральной рункции, один вход по переменной интегрирования и один выход, и выполняют операции интегрирования, суммирования приращений, логическую операцию запрет.15 Первый и третий интергаторы (4 и 6 соответственно) настроены с помощью блока управления на выполнение логической операци запрет, второй и четвертый интеграторь: (5 и 7 соответственно) - на выполнение опе 20 рации суммирования приращений. На входпеременной интегрирования интегратора 4 по дается из блока управления величина 2 - .Блок управления 3 вырабатывает необходимые импульсы и потенциалы для работы интегра 25 торов и выдачи информации из регистров.Устройство работает следующим образом.По сигналу начала работы устройства двоично-десятичный код младшего разряда десятичной дроби поступает из двоично-десятично го регистра 1 на первые входы интеграторов4, 5 и 6. Информация по этим входам аппаратурно умножается на 2, Одновременно на вторые входы этих же интеграторов поступает из регистра двоичного эквивалента 2 дополнительный код двоичного эквивалента основания десятичной системы счисления. В первом шаге интегрирования цикла обработки младшего разряда десятичной дроби в интеграторах 4, 5 и 6 образуется разность между удвоенным значением двоично-десятичного кода младшего разряда дроби и величиной двоичного эквивалента основания десятичной системы счисления. В зависимости от знака полученной разности на выходе интегратора 4 появляется либо величина приращения переменной интегрирования, равная 2-", либо нуль; на выходе интегратора 6 либо величина приращения переменной интегрирования, равная значению приращения с выхода интегратора 5, либо величина подынтегральной функции данного интегратора. С выхода интегратора 4 приращение поступает на вход интегратора 7, с выхода интегратора 6 - на третьи входы интеграторов 4, 5 и 6. В последующих шагах интегрирования цикла обработки младшего разряда дроби в интеграторах 4, 5, 6 образуется разность меж ду удвоенным значением приращения с выхода интегратора 6 и величиной двойного эквивалента основания десятичной системы счисления, знак которой определяет величину выходных приращений интеграторов 4 и 6. В интеграторе 4 величина 2 - " в каждом шаге интегрирования умножается аппаратурно на 2, в интеграторе 1 накапливается т разрядов двоичного эквивалента младшего разряда дроби.Через т шагов интегрирования (цикл обработки одного разряда десятичной дроби) двоичный эквивалент младшего разряда десятичной дроби, выраженный т двоичными разрядами (т - число разрядов приращений), с выхода интегратора 7 поступает на четвертые входы интеграторов 4, 5 и 6. По этим входам приращения аппаратурно умножается на 2 - . В этом же шаге интегрирования на первые входы интеграторов 4, 5 и 6 поступает двоично-десятичный код следующего разряда дроби,а в интеграторе 7 устанавливается нулевоезначение подынтегральной функции. Содержимое регистра двоичного эквивалента 2 на вхо 5 ды интеграторов поступает в каждом шагеинтегрирования. В интеграторе 7 теперь накапливается т разрядов двоичного эквивалента двух младших двоично-десятичных разрядов дроби,10 После выполнения Л=т г шагов интегрирования (а - число разрядов дроби) в регистре интегратора 7 записан двоичный код заданной двоично-десятичной дроби.Выполнение устройства для преобразования15 правильной двоично-десятичной дроби в двоичную дробь на однотипных интеграторах вмикроэлектронном исполнении существенноповышает надежность его работы и технологичность изготовления, особенно если учесть,20 что блок управления и интеграторы используются и для решающей части цифровых интегрирующих машин и для устройства преобразования. 25 Предмет изобретенияУстройство для преобразования правильнойдвоично-десятичной дроби в двоичную дробь, содержащее регистры и блок управления, о тЗ 0 л и чающее с я тем, что, с целью повышениянадежности работы устройства, оно содержит интеграторы; причем выход двоично-десятичного регистра соединен с первыми входами первого, второго и третьего интеграторов; вы ход регистра двоичного эквивалента соединенсо вторыми входами первого и третьего интеграторов; выход третьего интегратора соединен с третьими входами первого, второго и третьего интеграторов, выход второго - с входом 40 третьего интегратора, выход первого - с входом четвертого интегратора, выход которого соединен с четвертыми входами первого, второго и третьего интеграторов, а выход блока управления соединен с входом первого интег ратора и с управляющими входами регистрови интеграторов.466507 Составитель А. ГармаРедактор Л. Утехина Техред Т, Курилко Корректор Н, Стельм Подписное 625/12 ЦНИИП в ССС Типография, пр. Сапунова,Изд. Мо 641Государственного комитет по делам изобретений Москва, Ж, Раушска Тираж 679 Совета Минист открытий наб., д. 4/5