Струйный сдвигающий регистр
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
39248 Союз СоветскихСоциалистическихРеспублик .: ЗОБРЕТЕНИ АВТОРСХОМУ СВИДЕТЕЛЬСТВУ си вт, свидетельства а. 6 060 10 аявлено 20 Х 1971 ( 1659166/18-24)присоединением заявкириоритет Государственный камитеСовета Министров СССРпо делам изобретенийи открытий убликовано 27 Х та опубликован. Л. Трескунов и А, Д. Чудак Заявитель сударственный научно-исследовательский институ теплоэнергетического приборостроенияСТРУЙ НЬ ВИ ИЙ РЕГИСТР Изобретение относится к области автоматического управления и может быть применено в пневматических вычислительных устройствах.Известен струйный сдвигающий регистр, содержащий минимум две ячейки облегания и два канала тактовых сигналов, один из которых соединен с четными, а другой с нечетными ячейками обегания, и триггер со счетным входом, содержащий элемент памяти и схему управления.Такое устройство имеет невысокую надежность вследствие того, что тактовые импульсы, фоомируемые на выходах триггера со счетным входом, в течение некоторого промежутка времени могут одновременно равняться единице, что приводит к сбоям в работе устройства.Предлагаемый струйный сдвигающий регистр, содержащий схему обегания, соединенные с ней два канала тактовых сигналов, и триггер со счетным входом, выполненный в виде элемента памяти и схемы управления, выходные каналы которой соединены с элементом памяти, отличается тем, что, с целью повышения надежности работы регистра, в нем каналы тактовых сигналов соединены с входными каналами схемы управления,Это позволяет тактирующие импульсы управления регистром разнести во времени, что исключает одновременное появление единичных сигналов в обоих тактовых каналах н повышает надежность устройства.1-1 а фиг. 1 показана структурная схема регистра; на фиг. 2 изображена схема и циклограмма работы триггера со счетным входом.Струйный сдвигающий регистр (фиг. 1) состоит из схемы 1 обегания с каналами 2 и 8 тактовых сигналов и счетного триггера 4 со схемой б управления и каналами 6 и 7 обратной связи. Счетный вход 8 триггера является входом всего устройства.Триггер со счетным входом (фнг, 2) состоит из схемы управления, образуемой логическими элементами Л н Лблокирующего элемента Лз и элемента Т, памяти. 1 акдый логический элемент имеет два управляющих входа 9 и 10, один запрещающий вход 11 и два выхода 12 и 13, а элемент памяти - два установочных входа 14 и 15, один вход 16 сброса и один выход 17.Работа триггера характеризуется тем, что единичные сигналы на выходах схемы управления разнесены во времени на интервал, равный интервалу между счетными импульсами, как показано на цнклограмме (фиг. 2).Струйный сдвигающий регистр функционирует следующим образом.При подаче сигнала на счетный вход триггера возникает сигнал в канале 2 (если вданный момент присутствует единичный сигнал на выходе 13 элемента Лз, либо сигнал в канале 3 (если в данный момент находится единичный сигнал в канале 12 элемента Л,. Эти сигналы являются тактирующими импульсами, управляющими сдвигающим регистром и разнесены во времени.на интервал, определяемый паузой между импульсами на счетном входе триггера. Это исключает возможность сквозного прохода сдвигаемого числа через две и более ячейки в цепочке обегания. Предмет изобретения Струйный сдвигающий регистр, содержащий схему обегания, соединенные с ней два 5 канала тактовых сигналов, и триггер со счетным входом, выполненный в виде элемента памяти и схемы управления, выходные каналы которой соединены с элементом памяти, отличающийся тем, что, с целью повышения 10 надежности работы регистра, в нем каналытактовых сигналов соединены с входными каналами схемы управления.
СмотретьЗаявка
1659166
Государственный научно исследовательский институт теплоэнергетического приборостроени
витель С. Л. Трескунов, А. Д. Чудаков
МПК / Метки
МПК: G06D 1/08
Метки: регистр, сдвигающий, струйный
Опубликовано: 01.01.1973
Код ссылки
<a href="https://patents.su/3-392485-strujjnyjj-sdvigayushhijj-registr.html" target="_blank" rel="follow" title="База патентов СССР">Струйный сдвигающий регистр</a>
Устройство для контроля больших интегральных схем памяти
Номер патента: 926727
Опубликовано: 07.05.1982
Авторы: Данилин, Попель, Простаков
МПК: G11C 29/00
Метки: больших, интегральных, памяти, схем
...венно квыходам элемента 18 .задержки и счетчика 19и четвертому и пятому выходам блока 2,а выходы - ко входам коммутатора 30, выходы которого соединены со вторыми входамиформирователей 6 - 9, В каждом логическомблоке первые входы мультиплексоров 25 и26 объединены и являются первым входомблока 20, вторые входы соединены с первымивыходами соответствующих регистров 21 и 22,а выходы - с тактовыми входами соответствующих. одновибраторов 27 и 28, выходы которых соединены со входами триггера 29 и яв.ляются одними из выходов блока 20, другим 5 1 О 15 20 25 ЭО Э 5 40 50 555 ,9267 выходом которого является выход триггера 29, разрешающие входы одновибраторов 27 и 28 подключены к выходам соответствующих схем 23 и 24 сравнения, первые входы которых...
Устройство формирования сигналов управления динамической памятью
Номер патента: 1741141
Опубликовано: 15.06.1992
МПК: G06F 12/08
Метки: динамической, памятью, сигналов, формирования
...происходит занесение адресов в буферы динамйческой памяти, находятся посредине временных интервалов, соответствующих стробирующим сигналам СТРОБ ВАЯ, и СТРОБ САЯ. Кроме того сигналы ВАЯ, САЗ, СТРОБ ВАЯ, И/Е, СТРОБ САБ за счет установки первого и второго делителей привязываютсяя к телевизионному синхросигналу.На фиг, 1 изображена структурная схема устройства; на фиг, 2 - временные диаграммы.Устройство содержит первый 1 и второй 2 делители, регистр 3 сдвига, первый 4, второй 5 и третий 6 триггеры.Устройство работает следующим образом (см. фиг, 2);Сигнал тактовой частоты Эдиагр (а) с информационного входа устройства поступает на синхровходы регистра 3 и триггера 4, а также на информационные входы делителей 1 и 2, С входа строчного...
Формирователь адресных сигналов для блоков памяти
Номер патента: 1163354
Опубликовано: 23.06.1985
Авторы: Высочина, Копытов, Солод
МПК: G11C 7/00, G11C 8/00, H03K 19/20
Метки: адресных, блоков, памяти, сигналов, формирователь
...на транзисторах 1 и 2 является входомформирователя, а выход подключенк затвору верхнего транзистора 7 парараэного усилителя, затвор транзис.тара 8 которого соединен с входом формирователя. Выход парафазного усилителя соединен с входом третьего инвертора (эатвор транзистора 6) и систоком транзистора ключевого элемента 10, затвор которого подключенк выходу третьего инвертора на транзисторах 5 и 6, а сток - к входувторого инвертора на транзисторахЪ и 4 и к истоку и затвору нагрузочного элемента на транзисторе 9с обеднением заряда.Формирователь работает следующим образом.При поступлении навход схемысигнала с уровнем логического нуля,транзисторы 2 и 8 закрываются и назатворетранзистора 6 устанавливается положительный потенциал. Тран 1...
Формирователь адресных сигналов для буферной памяти
Номер патента: 1244717
Опубликовано: 15.07.1986
Автор: Лупиков
МПК: G11C 8/06
Метки: адресных, буферной, памяти, сигналов, формирователь
...управляющий выход 20 каждогомодуля, кроме последнего, соединяется с третьим управляющим входом 14последующего модуля. Четвертый управляющий выход 21 каждого модуля, кромепоследнего., соединяется с четвертымуправляющим входом 15 последующегомодуля . Коммутатор 13 всех модулей,кроме последнего, устанавливаетсяв такое положение, при котором к выходу коммутатора 13 подключается выходной сигнал триггера 8. В такое жеположение устанавливается коммута-.тор 13 и в последнем модуле в томслучае, если его разрядность полностьюйспользуется для адресации ячеекбуферной памяти. Если это условиене выполняется, то коммутатор 13устанавливается в положение, прикотором на его выходе присутствуетсигнал одного соответствующего разряда. счетчика...
Формирователь адресных сигналов для буферной памяти
Номер патента: 1388944
Опубликовано: 15.04.1988
МПК: G06F 12/02, G11C 7/00, G11C 8/12
Метки: адресных, буферной, памяти, сигналов, формирователь
...работы сигналом по установочному входу 24 счетчик 7 и триггер 8 модулей устанавливаются в нулевое состояНие, при этом на первом управляющем выходе 16 присутствует высокий уровень сиг Нала. Высокий уровень сигнала на управляюгцем вьходе 16 приводит к срабатываник формирователя 25 импульсов, выходной сигНал которого устанавливает в нулевое состояние счетчики 1 и 2 модулей. При поступлении запроса за текущим адресом записи, который поступает на пер. вый управляющий вход 5 первого модуля, а также на третий 14 и пятый 18 управляющие входы этого модуля и пятые управляю. щие входы 18 остальных модулей, к адрес. ным выходам 4 модулей подключаются через открытые по третьим входам элементы ИИЛИ 3 выходные сигналы счетчиков 1. Задним фронтом...
Предыдущий патент: Планшайба
Следующий патент: Струйное пороговое устройство для сравнения двух пневматических сигналов
Случайный патент: Белковая подкормка для пчел