Сумматор параллельного действия

Номер патента: 351214

Автор: Власов

ZIP архив

Текст

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ 512 Союз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт, свидетельстваМ. Кл. б 061 7/50 Заявлено 29,71.1970 ( 1455442/18-24) исоединением заявки М Приор ите Комитет по делам изобретений и открытий при Совете Министров СССР681.325.54 (088.8) лчетень тФ 27 Х.1972, Б убликовано я 25.1 Х.1972 Авторизобретени Б.М. В ас аявитель НОГО ДЕЙСТВИЯ СУММАТОР ПАРАЛЛЕ Дата опубликования опи носится к области цифровой техники и может быть исифметических устройствах ровых вычислительных маИзобретение отВычислительнойпользовацо в арэлектронных цифшиц.В известных двухтактных сумматорах параллельного действия для выполнения операций сложения (вычитания) предусмотрены логические элементы для передачи прямого и обратного кодов на счетный вход накапливающего регистра, а также для формирования сигналов поразрядного и сквозного переносов. В каждом двоичном разряде этих сумматоров необходимо иметь три элемента И и два элемента ИЛИ. Такой объем оборудования в каждом разряде приводит к усложнению сумматора и снижает надежность его работы.Цель изобретения - упрощение сумматора и повышение надежности его работы. Это достигается тем, что в нем шина сложения каждого разряда подключена к входу логического элемента И, выход которого соединен с входом логического элемента ИЛИ старшего разряда.На чертеже приведена схема двух разря сумматора параллельного действия,Каждый разряд содержит: логические элементы И 1 и 2; триггер 3 накапливающего 5 10 15 20 регистра, логический элемент ИЛИ 4, логический элемент И 5 триггер 6 приемного регистра, логический элемент И 7.В состав сумматора также входят: шина 8 разрешения выдачи кода накапливающего регистра на числовые шины, шипа 9 сложения, шина 10 разрешения выдачи кода из приемного регистра, шина 11 разрешения приема кода в приемный регистр с числовых шцн, числовые шины 12.Единичный выход триггера 3 подключен к одному входу логического элемента И, Второй вход этого элемента связан с шиной 8 резрешецпя выдачи кода, Нулевой выход триггера накапливающего регистра подключен к одному входу логического элемента И 2, второй и третий входы которого соединены с шиной 9 сложения и единичным выходом триггера 6 приемного регистра. Выход логического элемента И 2 подсоединен к одному входу логического элемента ИЛИ следующего разряда. К другому входу логического элемента ИЛИ 4 подключен выход логического элемента И 5, соедиценцый по входам с шиной 10 разрешения выдачи кода из приемного регистра и единичным выходом триггера приемного регистра. Выход логического элемента ИЛИ 4 соединен со счетным входом триггера 3 накапливающего регистра.К едицичному входу триггера б приемного регистра подключен выход логического элемента И 7, соединенный по входам с шинами 1 и 12,При выполнении операции сложения сумматор работает следующим образом.Пусть в накапливающем регистре в триггерах 3 хранится код первого слагаемого, а в приемный регистр занесено второе слагаемое. Оба числа положительные.По первому временному такту осуществляется операция сложения по модулю два. Для этого ца шину 10 подается импульс. Если в триггере б любого разряда хранится код единицы, то элемент И б этого разряда открыт и на счетный вход триггера 3 поступает импульс, который производит инвертирование этого триггера.Далее выполняется операция наложения кодов первого и второго слагаемых. Для этого на шины 8 и 11 одновременно подаются импульсы. В приемном регистре получается результат наложения двух кодов (логическое сложение) .На входах триггеров регистров имеются элементы врсмецной задержки импульсов (на схеме они не приведены),Для формирования окончательного результата сложения на шину 9 подается импульс сложения. Если триггеры какого-либо разряда накапливающего и приемного регистров после первого временного такта находятся в состоянии 01 (0 хранится в триггере накапливающего регистра, а 1 - в триггере приемного регистра), то в этом разряде вырабатывается перенос в старший разряд, Формирование переноса осуществлястся с помощью логического элемента И 2, Импульс сложения, поступающий на шину 9, по цепи логических элементов И 2, ИЛИ 4 проходит ца счетный вход триггера 3 старшего разряда и устанавливает его в нулевое или единичное состояние. Если импульс сложения устанавливает триггер 3 в нулевое состояние, из этого разряда вырабатывается сигнал переноса в следующий разряд. Когда же триггер 3 сигналом переноса устанавливается в единичное состояние, то перспос в старший разряд це вырабатывается.5 После распространения сигнала переносаиз младших разрядов в старшие в накапливающем регистре формируется результат суммирования двух чисел, первоначально расположенных в накапливающем и приемном 10 регистрах, а в приемном регистре хранитсярезультат логического сложения первого и второго слагаемых,Операция вычитания выполняется аналогично операции сложения. Отличие в выполнении 15 этих операций состоит лишь в том, что допервого временного такта ца счетный вход триггеров приемного регистра подается импульс, который ицвсртирует код приемного регистра. Для упрощения чертежа эта схема 20 це приводится.Таким образом, предложенный сумматоробеспечивает выполнение операций сложения и вычитания при сокращении оборудования по сравцеццю с известными устройствами, Для 25 его построения требуется только два элементаИ и один элемент ИЛИ. Логические элементы И 1 и 7 используются во всех сумматорах, если осуществляется параллельный прием кодов с числовых шин в приемный ре гистр и выдача кода из накапливающегорегистра на числовые шины.Предмет изобретенияСумматор параллельного действия, содер жащий приемный триггерный регистр, единичный выход каждого разряда которого соединен через логические элементы И и ИЛИ со счетным входом соответствующего разряда накапливающего триггерного регистра, отли чаюцийся тем, что, с целью упрощения иповышения надежности работы сумматора, в цем шина сложения каждого разряда подключена к входу логического элемента И, выход которого соединен с входом логическо го элемента ИЛИ старшего разряда,351214 Состззит;,тз А. Жсрепов Текред Е. Борисова Корректор 3. Тарасова Редактор И. Грузова Типосрафии, но. Сзпмиозз, 2 Заказ 3050/11 Изд. М 1288 Тираж 406 Подписное ЦНИИПИ Комитета ио лезам изооретсикй и открытий нри Совете Министров СССР К, Рим;исков неб., д. 4 5

Смотреть

Заявка

1455442

Б. М. Власов

МПК / Метки

МПК: G06F 7/50

Метки: действия, параллельного, сумматор

Опубликовано: 01.01.1972

Код ссылки

<a href="https://patents.su/3-351214-summator-parallelnogo-dejjstviya.html" target="_blank" rel="follow" title="База патентов СССР">Сумматор параллельного действия</a>

Похожие патенты