Табличное суммирующе-множительное устройство

О П И С А Н И Е 253442ИЗОБРЕТЕНИЯ Сотое Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУг Зависимое от авт, свидетельстваЗаявлено 11,1,1968 ( 1209247/18-24) гпз, 750 тпз, 7/52 явкиисоединением Комитет по девамобретений и открытийи Совете МинистровСССР иоритет МПК 6 061 6 061 УДК 681,325.54:681,32: ф. ,:.-,.т Заявит БЛИЧ КОЕ СУММИРУЮЩЕИТЕЛЬНО СТВО8, 9, 11, 12 блока анализа ны со входами первой схеока выдачи результата, вынен с запрещающим входом вания адресов таблиц,Выходы схем И операндов соедине мы ИЛИ 18 бл ход которой соеди схемы 2 формиро Изобретение относится к области цифровой вычислительной техники и может быть применено в электронных цифровых вычислительных машинах с двоично-десятичным представлением чисел (код 8 - 4 - 2 - 1) и последовательной 5 (носиквольной) обработкой информации,Известны табличные суммирующе-мно;ктттельные устройства, содержащие запоминатощее устройство, схему формирования адресов таблиц, регистры первого и второго операндов 10 и устройство управления.В известных устройствах запоминающее устройство, предназначенное для хранения таблиц, имеет значительный объем.Предлагаемое устройство отличается тем, 15 что оно содержит блок выдачи результата и блок анализа, входы которого подключены к выходам регистров первого и второго операндов, выходы блока анализа операндов подсоединены через схемы И ко входам первой и 20 второй схем ИЛИ блока выдачи результата, выход первой схемы ИЛИ блока выдачи результата соединен со входом схемы опроса регистра второго операнда, выход которой подключен к триггерам регистра второго спе ранда, выход второй схемы ИЛИ блока выдачи результата соединен со входом схемы опроса регистра первого операнда, выход которой подключен к триггерам регистра первого опер аида. ЗО Это позволяет упростить устройство и со. кратить время выполнения операций.На чертеже изображена схема предлагае иго устройства.Оно содержит запоминающее устройство 1, схему 2 формирования адресов таблиц, блок 8 выдачи результата, блок 4 анализа операндов, регистр б первого операнда, регисгр б второго операнда и устройство 7 управленття.Нулевые выходы триггеров первого, второго, третьего и четвертого разрядов регистра б первого операнда соединены со входами схемы И 8, а эти же выходы регистра б второго операнда - со входами схемы И 9 блока анализа операндов.Нулевые выходы триггеров второго, третьего, четвертого разрядов, единичный выход триггера первого разряда регистра 5 первого операнда и выход источника 10 сигнала умножение устройства управления соединены со входами схемы И 11, а эти же выходы регистра б второго операнда и источтгика 10 сигнала умножение - со входами схемы И 12 блока анализа операндов.5 10 15 20 25 30 35 40 45 Выход схемы И 9 блока анализа операндов и выход источника 14 сигнала сложение устройства управления. соединены со входами схемы И 15 блока выдачи результата.Выход схемы И 8 блока анализа операндов и выход источника 10 сигнала умножение устройства управления соединены со входами схемы И 1 б блока выдачи результата,Выход схемы И 9 блока анализа операндов и выход источника 10 сигнала умножение устройства управления соединены со входами схемы И 17 блока выдачи результата,Выход схемы И 8 блока анализа операндов и выход источника 14 сигнала сложаше устройства управления соединены со входами четвертой схемы И 18 блока выдачи результата а.Выходы схем И 15, 1 б блока выдачи операндов и схемы И 12 блока анализа операндов соединены со входами схемы ИЛИ 19 блока выдачи результата.Выходы схем И 17, 18 блока выдачи результата и схемы И 11 блока анализаперандов соединены со входами схемы ИЛИ 20 блока выдачи результата.Выход схемы ИЛИ 19 блока выдачи результата соединен с разрешающим входом схемы опроса регистра 21 первого операнда этого же блока.Выход схемы ИЛИ 20 блока выдачи результата соединен с разрешающим входом схемы опроса регистра 22 второго операнда этого же блока.Выходы схем опроса регистров 21, 22 операндов блока выдачи результата и выход апоминающего устройства соединены со входами схемы ИЛИ 23 блока выдачи результата.Операнды, участвующие в операциях, находятся в регистре б первого операнда и в регистре 5 второго операнда.Если первый (второй) операнд равен нулю, то на выходе схемы И 8 (9) появится сигнал, который через схему ИЛИ 13 запретит формирование адреса таблиц, а значит и обращение к запоминающему устройству за суммой или произведением операндов, находящихся в регистрах б и б. В этом случае, при выполнении суммирования, на выходе схемы И 18 (15) появится сигнал, который через схему ИЛИ 20 (19) разрешит выдачу на кодовые шины результата содержимого регисгра второго (первого) операнда; при выполнении умножения сигнал появится на выходе схем И 1 б(17), который через схему ИЛИ 19(20) разрешит выдачу на кодовые шины результата содержимого первого (второго) регистра, т. е. код нуля.Если первый (второй) сомножитель равен 1, то на выходе схемы И 11(12) появится сигнал, также запрещающий через схему ИЛИ 13 обращение за результатом умножения к запоминающему устройству. Этот же сигнал через схему ИЛИ 20(19) разрешит выдачу на кодовые шины результата содержимого регистра второго (первого) операнда.В случае равенства нулю обоих операндов при умножении и суммировании или равенстве единице при умножении, на кодовые шины результата выдается содержимое обоих операндов. Предмет изобретения Табличное суммирующе-множительное усгройство, содержащее запоминающее устройство, схему формирования адресов таблиц, регистры первого и второго операндов и устройство управления, отличающееся тем что, с целью упрощения устройства и сокращения времени выполнения операций, оно содержит блок выдачи результата и блок анализа, входы которого подключены к выходам регистоов первого и второго операндов, выходы блока анализа операндов подсоединены через схемы И ко входам первой и второй схем ИЛИ блока выдачи результата, выход первой схемы ИЛИ блока выдачи результата соединен со входом схемы опроса регистра второго операнда, выход которой подключен к триггерам регистра второго операнда, выход второй схемы ИЛИ блока выдачи результата соединен со входом схемы опроса регистра первого операнда, выход которой подключен к триггерам регистра первого операнда.Типография, пр. Сапунов Заказ 282/18 Тираж 480ЦНИИПИ Комитета по делам изобретений и открытий при СоветМосква Ж-ЗБ, Раушская наб д. 4/5 Подписноеинистров СССР