Устройство для вычислений в поле галуа gf (2 )

(9) 06 Е 7/49, 15/3 АНИЕ ИЗОБРЕТОМУ СВИДЕТЕЛЬСТВУ с," " ТЕК ОЛИС ВТ выо ТеМ.: 3 ь 1 о ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРВ 1635193, кл. О 06 Р 15/31, 1989.Мак-Вильямс Ф.Дж., Слоэн Н,Дж,Аория кодов, исправляющих ошибки. -Связь, 1979, с, 95-98Заявка ФРГ В 3326044,кл. О 06 Р 15/31, опублик, 1984,(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ В ПОЛЕ ГАЛУА ОЦ 2") (57) Изобретение относится к системам помехоустойчивого кодирования информации л- и может быть использовано в технике информации и вычислительной технике.ов, Целью изобретения является расширение функциональных возможностей за счет выполнения дополнительной операции - сложение по модулю два и упрощение устройства, т.е. устройство позволяет про- изводить умножение, деление и сложение по модулю дза любых элементов поля Галуа, Для этого в устройство, содержащее схему 1 определения нуля, сумматор-вычитатель 2, схему 5 выдачи результата, модульный корректор 3 и блок 4 памяти, введен коммутатор 6, а в блок памяти 4 записана таблица логарифма Зеча, 2 ил,Изобретение относится к системам помехоустойчивого кодирования информации и может использовано в технике передачи информации и вычислительной технике,Известно .арифметическое устройстводля действий над элементами конечного поля, содержащее ЗУ логарифмов, сумматорвычитатель, ЗУ антилогарифмов длявыполнения операций умножения и деления, схему сложения по модулю два для 10выполнения операции сложения, а такжеразличные регистры и другие вспомогательные узлы.Недостатки устройства - наличие большого количества таблиц, хранящихся в ЗУ, 15и, как следствие этого, невысокое быстродействие и громоздкость, а также наличие двух различных узлов для выполнения операций умножения, деления и операции сложения по модулю дваИзвестно также вычислительное устройство в поле Галуа ОР(2 п), содержащеекоммутаторы; регистры, умножитель; сумматор пр модулю два накапливающего типаи другие узлы.Однако зто устройство достаточно сложно и громоздко.Наиболее близким по технической сущностй к предлагаемому является устройстводля умножения и деления в поле ГалуаНедостатком данного устройства является наличие двух блоков памяти.логарифмов и антил огарифмов, а такженеобходимость введения дополнительногооборудования при использовании в системах помехоустойчивого кодирования информации.Целью изобретения является расширение функциональных воэможностей устройства за счет выполнения дополнительнойоперации - сложения по модулю два и упрощение устройства.Поставленная цель достигается тем, что в устройство, содержащее схему определения нуля, сумматор-вычислитель, модульный корректор, блок памяти и схему выдачи результата, выход которой соединен с выходом устройства, вход которого соединен с входом схемы определения нуля, первыйвыход которой соединен с управляющимвходом схемы выдачи результата; выходсумматора- вычитателя соединен с входоммодульного корректора, выход которого соединен с входом блока памяти, введен коммутатор, первый и второй входы которогосоединены соответственно с вторым входом схемы определения нуля и выходом блока памяти, а выход- с информационнымвходом сумматора-вычитателя, управляющий вход которого соединен с первым вы 20303540455055 ходом схемы определения нуля, информационный вход схемы выдачи результата соединен с выходом модульного корректора.В блоке памяти таблицы логарифмов иантилогарифмов замены на таблицу логарифма Зеча.На фиг. 1 представлена структурная схема предлагаемого устройства для вычислений в поле Галуа ОР(2") с использованиемлогарифма Зеча; на фиг. 2 - один из вариантов функциональной схемы устройства,Устройство (фиг, 1) содержит схему 1определения нуля, вход которой является .входом устройства, последовательно соединенные сумматор-вычитатель 2 и модульный корректор 3, блок 4 постоянной памяти .логарифма Зеча, схему 5 выдачи результата,выход которой является выходом устройства, а управляющий вход подключен к первому выходу схемы 1 определения нуля, икоммутатор 6, вход блока 4 памяти объединен с входом схемы 5 результата выдачи ивыходом модульного корректора 3, а выходподключен к первому входу коммутатора 6,второй вход которого подключен к второму. выходу схемы 1 определения нуля, выходкоммутатора 6 соединен с входом сумматора-вычитателя 2, к управляющему входу которого подключен первый выход схемы 1определения нуля,Устройство (фиг. 2) содержит схему 7определения нуля, состоящую из дешифратора 8 нуля и триггера 9, блок 10 постояннойпамяти логарифма Зеча, коммутатор 11, состоящий из мультиплексора-регистра 12 ирегистра 13, сумматор-вычитатель 14 и схему 15 выдачи результата, состоящую из схемы 16 совпадения, логической схемы 17 .управления выдачей 2 И-ИЛИ-НЕ, инвертора 18 и ключей 19, Выход переноса СМ сумматора-вычитателя 14 соединен с еговходом переноса МО и образует модульныйкорректор,Существует воэможность производитькодирование и декодирование информации(и другие вычисления в поле Галуа ОГ(2" вйокаэательной форме, т.е, считая, что информация представлена в показательнойформе, операции умножения и деления вполе Галуа ОЕ(2") выполняются как операции сложения и вычитания по модулю (2" - 1).Операция сложения по модулю два выполняется в показательной форме как совокупность операций сложения и вычитания помодулю (2" - 1) с использованием таблицылогарифма Зеча.Таким образом, предлагаемое устройство обладает по сравнению с прототипомболее широкими функциональными возможностями за счет операции сложения поставите Заказ 2769Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5 омбинат "Патент", г. Ужгород, ул.Гагарина, 101 роизводственно-издательскии модулю два. За счет замены двух блоков ректор, блок памяти исхемувыдачи резульпостоянной памяти логарифмов на один тата, выход которой соединен с выходом блокпостояннойпамятилогарифма Зечаус- . устройства, вход которого соединен с вхотройствовыигрывает в объеме постоянной дом схемы определения нуля, первый выходпамяти, что весьма ощутимо при испольэо которой соединен с управляющим входом вании йолей большой размерности, т.е. при схемы выдачи результата, выход сумматора- увеличении показателя степени п для поля вычитателя соединен с входом модульного ОГ(2") аппаратные затраты растут медлен- корректора, выход которогосоединен с вхонее по сравнению с аппаратными затратами . дом памяти, о т л и ч а ю щ е е с я тем, что, прокатина. Например,дяя поля Ор(2 обьем 10 с цепью расширения функционаяьных аоа- ЗУ прототипа как минимум 2 + 2 = 512 можностей эа счет выполнения операциивбайтов или 0,5 К, а для предлагаемого уст- .сложения по модулю два и упрощения устоойст 1 ва 2 байтов или 0,25 К, Для поля Гйлуа ройства, в него введен коммутатор, первый ОЦ 2 63 объем памяти соответственно 2 + и второй.входы которого соединены соот16-разрядных слов или 256 К и 128 К для 15 ветственно с вторым входом схетмы опредеустройства с использованием логарифма ления нуля и выходом блока памяти, а вйход Зеча, Таким образом экономия памяти со- - сйнформационным входомсумматора-выставляет 50 фР. иди 128 К, читателя, управляющий вход которого соеФормула изобретения динен .с первым выходом схемы Устройство для вычислений в поле Га определения нуля, информационный вход луа Щ 2"), содержащее схему определения . схемы выдачи результата соединен с выхонуля, сумматор-вычитатель; модульный кор-дом модульного корректора.