Генератор ортогонально противоположных сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК И 9) 06 Р 1/02 ЗОБРЕТЕН К АВТОРСКОМУ СВИДЕТЕЛЬ аковски СССР985.СССР986.АЛЬ.НО ПРОТИ к области автоехники и может ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(54) ГЕНЕРАТОР ОРТОГОНВОПОЛОЖНЦХ СИГНАЛОВ(57) Изобретение относитсяматики и вычислительной т быть использовано в радиотехнических системах, применяющих цифровые методы формирования сложных сигналов. Цель изобретения - упрощение генератора, Генератор содержит щ-разрядный счетчик 2, сумматор 3 по модулю 2-1, регистр 6, блок памяти 8, блок 9 инверсии знака, элементы И 4,7, ИЛИ 5. Ввод сумматора по модулю 2-1, элемента ИЛИ и второго элемента И в состав генератора позволяет упростить конструкцию благодаря формированию системы сигналов из одной базовой последовательности, записанной в блок памяти. 1 ил 1 табл.Изобретение относится к автоматике ивычислительной технике и может быть глспользовано в радиотехнических система;прглменяющих цифровые магодь; фсг.,мир- Вания сложных сигналоег, ггЦель изобретения - упрощение генератора.На чертеже и риведеегег фу гкциог в; ьная схема генератора.Генератор содержит тактовьгй генера- "Отор 1, пз-рсгзрядный ДВоич гыйчетчик .,сумматор 3 по модулю 2"-1, элементы И 4,ИЛИ 5, гтг+1)-разрядный регистр б, элементИ 7, блок 8 памяти, бло 9 и.гверсии знака,.В предггагаемом генераторе в качестве 15г двоичных кодовых последовательнос;тей системьг сигналов используются строки матрицы инцидентности цикличессой 3-схеггыАдамара. Использование циклической 3 схемы Адамара позволяет хранить в блоке 208 памятл только одну базовую кодовую глоследовательность, относл; ельно которолостальные кодовые последовательности могут быль получены при помощи суммгирования по модулю 2-1 на сумматоре, При 25этом обьем системы сигналов в 2 раза превышает базу кодирования,Базовый блок циклической 3-схемы Адамаоа содезжимое блока 8 памяти) для рядазначений лмеет следующий вид 3001 10100 ,гл:=-3011101 г 00101000 (гп= 4)01 011011110001010111000000100 гг= 5)Генератор работает следующим об:а.зом,Счетик 2, подсцлтггвагощлй тактовыеимпульсы от генератора 1, задает периодТ=2" орто.онально-противоположных сигналов. В конце каждого пе:иода по состоянию "11., 1" счетчика 2 вьграбатьгвается 40сигнал "1" на выходе элемента И ;, Зготсигнал управляет приемом входной информации в регистр б, причем запись осуществляется в начале каждого периода,В разрядах с первого пс гтг-гг регистра б 15представлен номер ортогон:ггьг го-г 1 рсгггггго- положнога сигнала - номер бита в базовойпоследовательности, начиная с которогоциклически считываегся двоичный код изблока 8 памяти. При этом г,;икл адресов счи- БОтывания вырабатывается сумма 1 ором 3 помодулго 2-.1 глз текущих состояний счет Гика 2 и постоянного г,в течение периода Т) смещения, заданного с гл-разрядных выходов регистра г. Элемент И 7 служит для формирования последовательностг в том случае, КОГДа НОМЕР ОРтогОггаЛЬНЗ-Г,РОтИВОПОЛОжгОГО СгГНВ,а ПРЕДСаВЛЕН ЕДИНИЧНЫМ ВХО- дом "1 г 1 г", Элемент ЛЛИ 5 выполняет фу гкциго логическкой сбопки сигналов. Вло, Я ггнве,".гсии знак.д ггозв;."гяет гголучить вьходной сигнал в прямом ипи инверсном коде в зависимости от управляющего сигнала на (гтг+1)- г разрядном выходе регистра б, Кроме того, в функции блока 9 переход от логических уровней Г, "1" к аналоговым значениям г, -1,Работа генератора для случая щ=3 хар а к "г е р и ю. у ел я т з б л и ге 1 срормула изобретения Генератор ортогонально противоположных сигналов, содержащий тактовый генератор, пг-разрядньгй двоичный счетчик ,где 2 - размерность системы сиГндлОВ), ггп+1)-разрггдныл Оегистр, блок памяти, первый эггемент И, блок инверсии знака, причем выход тактового генератора соединен с входом л 1-разрядного двоичного счетчика, информационный вход (пг+1)-разряднога регистра являеся входом номера сигнала Генератора, выход блока инверсии знака является выходом генератора, о т л ич а ю щ и й с я тем, что, с целью. упрощения, он содержит сумматор по модулю 2 - 1, вгорой элемент И, элемент ИЛИ, причем выход гп-разрядного дьол-гного счетчика поразрядно соединен с первым входом сумматора по лодуло 2" 1 и входами первого элемента И, с первого по пг-й разрядные выходы регисгра соесиненьг с вторьми разрядными входами сугчматсра гга модулю 2 - и входами второго элемента И, выход сумматооа по модулю 2"-1 соединен с адресныг г входом блока памяти, выход блока памяти - ". первьм входом элемента ИЛИ, выход первого элемента И - с управляющим входом за тиси регис-ра и с вторым входом эле, гента л,гИ, выход второго элемента И- с тре-ьим вхсдом элемента И ггИ, выход элемента. И с игформационным Входом Олока инверсии энагса, управлягоьций ВхОд блока инверсии знака соедглнен с ",ггг-г 1)-и разрядным Вьгходом регистра.Редактор В.Данко арош Тираж Подписноевенного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 аказ 4306 ВНИИПИ Гос оставителехред М,М Н.Шелобановагентал Корректс