Преобразователь параллельного кода в последовательный
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОК)3 ГОНЕ ТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУ 6 ЛИК 505 Н 03 М 9/00 ГОСУДАРГТБЕННЫЙ КОМИТЕТПО И 306 РЕТЕНИЯМ И ОТКРЫТИЯМ1 РИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ 8Б,Сурков, Г,В,Зябло ЛЕЛЬНОЙматике и быть ис- разоватеВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССМ 898419, кл. Н 03 М 9/00, 1980,(54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛГО КОДА В ПОСЛЕДОВАТЕЛЬНЬ(57) Изобретение относится к автовычислительной технике и можетпользовано при построении преоб.Ю 1667261 лей с заданием определеннои циклограммы последовательных кодов с многократным повторением как части, так и целого кода. Цель изобретения - расширение функциональных возможностей преобразователя за счет перепрограммирования режимов работы. Преобразователь содержит генератор 1 импульсов, триггер 2, элемент 2 И - ИЛИ 3, выход 4, установочный вход 5 преобразователя, первый 6 и второй 7 счетчики, блок 8 памяти, коммутатор 9, элемент ИЛИ 10, регистр 11, элемент 12 задержки, информационный вход 13 преобразователя" ил.5 10 15 20 25 30 35 40 45 50 55 Изобретение относится к автоматике ивычислительной технике и может быть использовано при построении преобразователей с заданием определеннойциклограммы последовательных кодов смногократным повторением как части. таки целого кода.Целью изобретения является расширение области применения преобразователяза счет перепрограммирования режимовработы.На фиг, 1 приведена схема предлагаемого преобразователя; на фиг. 2 - временные диаграммы, поясняющие его работуПреобразователь содержит генератор 1импульсов, триггер 2, элемент 2-3 И-ИЛИ3, выход 4, установочный вход 5 преобразователя, первый счетчик б, второй счетчик 7,блок 8 памяти, коммутатор 9, элемент ИЛИ10, регистр 11, элемент 12 задержки, информационный вход 13 преобразователя.Преобразователь работает следующимобразом,При включении преобразователя внешняя схема вырабатывает импульс сброса(фиг. 2 в), который поступает на вход 5 иустанавливает преобразователь в исходноесостояние. Триггер 2 и первый счетчик начинают считать, При нулевом состоянии счетчиков б и 7 с первого выхода блока 8 памятивыдается сигнал (фиг. 2 л), по которому осуществляется запись первого слова входа 13преобразователя в регистр 11. Сигналами,поступающими на адресные входы коммутатора 9 с выходов первого счетчика б (фиг, 2 е,ж, з), осуществляется последовательный опрос информационных входов коммутатора 9и передача данных на элемент 3 (фиг 2 м)Элемент 3 формирует серию синхроимпульсов и данных (фиг. 2 н), стробированных импульсами с выхода генератора 1 (фиг. 2 б) исигналами с прямого и инверсного выходовтриггера 2 (фиг. 2 г, д), Для преобразованиячасти входного слова, например первых четырех разрядов из восьмиразрядного кода,приведенного на фиг, 2 а, необходимо послеотсчета первых четырех импульсов первымсчетчиком 6 сформировать импульс параллельной загрузки с второго выхода блока 8,задержанный на время формирования синхроимпульса фиг, 2 к) элементом 3. Одновременно с третьих выходов блока 8 памятивыдается код разряда, с которого необходимо начать преобразование следующей части слова или всего слова Например, начатьпреобразование с второго разряда входного слова, для чего на входы параллельнойустановки первого счетчика 6 выдается соответствующий код (фиг. 2 е, ж, 3). Преобразователь псугцествляет преобразование следующеи часи входного слова, например с второго по пятый разряды (фиг. 2 н) Для дальнейшего преобразования всего входного слова с третьих выходов блока 8 памяти выдается нулевой код, который подается на входы параллельной загрузки первого счетчика б, Одновременно с второго выхода блока 8 выдается сигнал разрешения параллельной загрузки, который через элемент 12 задержки (фиг, 2 к) разрешает установить первый счетчик 6 в состояние, соответствующее поданному коду, а счетчик 7 отсчитывает количество произведенных преобразований по сигналу переполнения с первого счетчика б, который подается на счетный вход счетчика 7 через элемент ИЛИ 10, или по сигналу с второго выхода блока 8, который подается на второй вход элемента ИЛИ 10 через элемент 12 задержки. После окончания преобразований первого слова блок 8 выдает сигнал (фиг. 2 л на первый выход, который подается на установочный вход регистра 11 и осуществляет запись нового слона, подлежащего преобразованию. Формула изобретения Преобразователь параллельного кода в последовательный, содержащий регистр, входы которого являются информационными входами преобразователя, выходы соединены с информационными входами коммутатора, первый счетчик, выходы кото рого соединены с адресными входами коммутатора, второй счетчик, генератор импульсов, элемент ИЛИ, элемент задержки, о т л и ч а ю щ и й с я тем, что, с цельк расширения области применения за счет перепрограммирования режимов работы, в него введены блок памяти, триггер и элемент 2-3 И - ИЛИ, выход которого является выходом преобразователя, выход генератора импульсов соединен с первыми входами первого и второго элементов И элемента 2-3 И-ИЛИ и со счетным входом триггера, прямой выход которого соединен с втооым входом второго элемента И элемента 2-3 И ИЛИ, йнверсный выход триггера соединен с вторым входом первого элемента И элемента 2-3 И-ИЛИ и счетным входом первого счетчика, выходы которого соединены с пер ными адресными входами блока памяти, выход переполнения первого счетчика соединен с первым входом элемента ИЛИ, выход которого соединен со счетным вхо дом второо счетчика, выходы которого соединены с вторыми адресными входами блока памяти, первый выход которого соединен с управляющим входом регистра, второй - с входом элеменга задержки, третьи1667261 К О г.2 Составитель О.НеплохоТехред М Моргентал дакт аковска Корректор 8. Гирняк каз 2534 Тираж 459 Подписное ВНИИПИ ( осударственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5 изводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарин выходы блока памяти соединены с входами параллельной загрузки первого счетчика, выход элемента задержки соединен с вторым входом элемента ИЛИ и с входом разрешения параллельной загрузки первого а о т ю о оо счетчика, выход коммутатора соединен с третьим входом второго элемента И элемента 2-3 И - ИЛИ, установочные входы триггера и счетчиков обьединены и являются 5 установочным входом преобразователя.
СмотретьЗаявка
4457934, 11.07.1988
ПРЕДПРИЯТИЕ ПЯ В-2867
МИХАЙЛОВ ВЛАДИМИР МИХАЙЛОВИЧ, СУРКОВ ВАЛЕРИЙ БОРИСОВИЧ, ЗЯБЛОВ ГЕННАДИЙ ВЛАДИМИРОВИЧ, СУРКОВ ИГОРЬ БОРИСОВИЧ
МПК / Метки
МПК: H03M 9/00
Метки: кода, параллельного, последовательный
Опубликовано: 30.07.1991
Код ссылки
<a href="https://patents.su/3-1667261-preobrazovatel-parallelnogo-koda-v-posledovatelnyjj.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь параллельного кода в последовательный</a>
Предыдущий патент: Преобразователь двоичного кода в двоично-десятичный код и обратно
Следующий патент: Устройство для исправления ошибок
Случайный патент: Устройство шагового перемещения