Устройство для преобразования двоичного кода в десятичный

Номер патента: 1325708

Опубликовано: 23.07.1987

Автор: Чистяков

МПК: H03M 7/12

Метки: весом, двоичного, код, кода, младшего, произвольным, разряда

...выход дешифратора 8, 10 в следующее состояние, При этом по перепаду сигнала на первом входе формирователя 12 на его выход выдается единичный сигнал, который, поступив на вход генератора 1 импульсов, блокирует выдачу тактовых импульсов, поскольку младшая часть счетчика 17 во время преобразования находится в режиме записи, то состояние регистра 14 оказывается пере писанным в соответствующие разряды счетчика 17, Следующий цикл преобразования начинается после прихода очередного импульса на вход 18 установки исходного состояния, 25Структура предлагаемого преобразователя позволяет за счет расширения числа выходов дешифратора 8 и соответствующего числа блоков памяти констант увеличить секционирование выходного счетчика. Наличие счетных...

Номер патента: 468239

Опубликовано: 25.04.1975

Автор: Чернов

МПК: G06F 7/39

Метки: десятичное, множительное

...промежуточного регистра 4 на единицу меньше, т. е, (т + И - 1), В случае умножения с округлением разрядности регистров 2и 4 могут быть уменьшены и соответствиис известными правилами,На чертеже отдельно показан промежуточный регистр 4. Этот регистр, как правило, составляет неотделимую часть регистра частичных произведений и его основная функция заключается в запоминаниисодержимого регистра частичных произве 4 Е дений 2 во время сдвигов. Регистр множйтели 1 имеет цепи сдвиговНа чертежепоказан мно;кительный блок 3, состоящийиэ преобразователя старших разрядов 6,5 преобразователя младших разрядов 9 исумматора тетрад 10,. Фактически сумматоры 7 и 10 составляют одну дополнительную линейку сумматоров к пирамидесумматоров умножителя 8,10...

Номер патента: 1027731

Опубликовано: 07.07.1983

Автор: Мелехин

МПК: G06F 15/00

Метки: арифметики, выполнения, десятичной, команд, способом, табличным

...информации, адресный вход устройствахранения и преобразования информации соединен с выходом мультиплексора адресных кодов, управляющий вход -с выходом блока микропрограммногоуправления, первый выход - с вторымвходом блока микропрограммного управления, второй выход - с инфор,мационными входами регистра команд,счетчика команд, с первыми информационными входами первого и второго 60коммутаторов и является выходом система, выходы первого и второго коммутаторов соединены соответственно спервьм и вторым информационнымивходами устройства хранения и пре образования информации, вторые ин Формационные входы первого и второго коммутаторов являются первым входом; системы, четвертый информационный вход мультиплексора адресных кодов соединен с...

Номер патента: 645151

Опубликовано: 30.01.1979

Авторы: Викторов, Остафин, Романкевич, Русанова

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, кода

...сумматоров 11, 21подключены соответственно к 1-тому и( - 2)-му входам комбинационных сумматоров 21, 34. Выходы сумматора 34 подсоединены к выходным шинам 38 устройства.Старшие разряды многоразрядных комбинационных сумматоров 11 и 21 выполненыв виде элементов ИЛИ.Устройство работает следующим образом. На тетрады 1 - 4 входных полюсов подается совокупность единичных и нулевыхсигналов - код числа, например,10011001100 11001,На входы двоичных одноразрядных сумматоров и полусумматоров Б - 9 и элементИЛИ 10, составляющих многоразрядныйкомбинационный сумматор 11 через тетрадывходных полюсов 1 и 2 поступает код10011001. На сумматоре 11 происходит сложение Всех кодов:1) кода, поступающего через входныеполюса тетрады 2;2) кода, поступающего...

Номер патента: 1259300

Опубликовано: 23.09.1986

Авторы: Беляков, Володина, Панафидин

МПК: G06J 1/00

Метки: аналого-цифровая, аналоговая, варианты, вычислительная, ее

...передачи данных блока и с входом пятого элемента НЕ, выход которого подключен к входу установки в "0" триггера разрешения прерывания.3. Система по п.1, о т л и ч а ющ а я с я тем, что системный распределитель ш тактов содержит ш элементов И и ш элементов НЕ, причем первый вход -го элемента И, где 1=1, соединен с .-м входом первой группы тактовых входов системного распределителя ш тактов, второй вход -го элемента И соединен с выг1259 ходом 1-го элемента НЕ, вход которого соединен с 1.-и входом второй группы тактовых входов системного распределителя щ тактов, третьи входы элементов И соединены с входами выбора номера такта системного распределителя щ тактов, четвертый вход 1-го элемента И соединен с входом записи-считывания системного...