Двустабильный триггер, сохраняющий информацию при отключении питания

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 71 1)4 Н 03 К 3/286, 17/2 ИСАНИЕ ИЗОБРЕТЕНИЯ ельство 7/22, ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ПКНТ СССР К АВТОРСКОМУ/ СВИДЕТЕЛЬСТВУ(56) Авторское свидет СССРУ 320931, кл. Н 03 К 11112.69.(54) ДВУСТАБИЛЬНЫЙ ТРИГГЕР, СОХРАНЯЮЩИЙ ИНфОРИАЦИЮ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ(57) Изобретение относится к областиавтоматики и вычислительной техникии может быть использовано в управляющих комплексах для автоматизированныхсистем управленияЦель изобретения -увеличение допустимой длительностиперерыва питания при сохранении быстродействия. Устройство содержит бистабильную ячейку на входном и выходном транзисторах 1 и 2, конденсаторпамяти 3, разрядный транзистор 4, запорный транзистор б, шины сброса 7,записи информации 8, питания 9 и общую .10. За счет введения дополнительных полевого транзистора 5 и биполярного транзистора 14, управляемогосигналом записи информации, перезаряд конденсатора памяти производитсявходным сигналом параллельно переключению триггера, что позволяет повысить быстродействие при том же допустимом перерыве питания или увеличитьдопустимую длительность перерыва питания. 1 ил.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в управляющих комплексах для автоматизированных системуправления,Целью изобретения является расширение области применения за счетувеличения допустимой длительностиперерыва питания при сохранении быстродействия и повьппение быстродействияпри той же допустимой длительностиперерыва питания,На чертеже приведена электрическаяпринципиальная схема устройства. 15Двустабильный триггер, сохраняющий информацию при отключении питания, содержит бистабильную ячейку навходном транзисторе 1 и выходномтранзисторе 2, конденсатор 3 памятиразрядный транзистор 4, дополнительный полевой транзистор 5 в цеписвязи, запорный транзистор 6, шинысброса 7, записи информации 8, питания 9 и общую 10; первый 11, второй 2512, третий 13 резисторы и дополнительный биполярный транзистор 14.Двустабильный триггер, сохраняющий информацию при отключении питания, работает следующим образом. 30После включения напряжения питаниядополнительный полевой транзистор 5открыт, обеспечивая гальваническуюсвязь конденсатора 3 памяти с затвором входного транзистора 1 триггера.При подаче импульса на шину 7 сброса35выходной транзистор 2 триггера и разрядный транзистор 4 отпираются, благодаря чему триггер переводится всостояние логического О а конденсатор 3 памяти разряжается. Послеокончания импульса сброса разрядныйтранзистор 4 запирается, а выходнойтранзистор 2 остается открытым.В случае подачи импульса по шине8 записи информации отпираются вход 45ной транзистор 1 и дополнительныйбиполярный транзистор 14, который,в свою очередь, через второй резистор 12 отпирает запорный транзистор6, нормально закрытый благодаря наличию первого резистора 11. Приэтом конденсатор 3 памяти быстро заряжается через запорный транзистор6 (и малое сопротивление в цепи коллектора, показанное на чертеже пунк-.тиром, величина которого определяется допустимым током через запорныйтранзистор 6). После окончания импульса записи информации дополнительный биполярный транзистор 14 и запорный транзистор 6 запираются.В случае отключения напряженияпитания дополнительный полевой транзистор 5 запирается и, так как транзисторы 4, 6 и 14 заперты, напряжение на конденсаторе памяти остаетсяравным напряжению на затворе входного транзистора 1 в момент отключения(медленно уменьшаясь по мере разрядаконденсатора через сопротивленияутечки)После восстановления напряженияпитания (в пределах времени, в течение которого величина напряжения наконденсаторе 3 остается достаточнойдля отпирания входного транзистора 1)сразу же отпирается дополнительныйполевой транзистор 5 и напряжениена конденсаторе 3 памяти по,цеписвязи через третий резистор 13 прикладывается к затвору входного транзистора 1, устанавливая его (а значит, и весь триггер) в состояние,бывшее до пропадания напряжения питания,ф о р м у л а изобретенияДвустабильный триггер, сохраняющий информацию при отключении питания, содержащий бистабильную ячейку, состоящую из входного и выходного транзисторов, конденсатор памяти, разрядный и запорный транзисторы, шины записи, сброса питания и общую, первый вывод конденсатора памяти подключен к общей шине, второй вывод - к коллекторам запорного транзистора и разрядного транзистора, эмиттер которого подключен к общей шине, а база - к шине сброса, база запорного транзистора через первый резистор подключена к шине питания, к первому и второму входам бистабильной ячейки подключены соответственно шины записи и сброса, о т л и ч а ю - щ и й с я тем, что, с целью расширения области применения за счет увеличения допустимой длительности перерыва питания при сохранении быстродействия и повышения быстродействия при той же допустимой длительности перерыва питания, в него дополни-.тельно введены полевой и биполярный транзисторы, а разрядный транзистор имеет противоположный тип проводи1471284 Составитель А.ЦехановскийТехред М,Дидык Корректор Н.Король Редактор Г.Гербер Заказ 1617/55 Тираж 880 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат"Патент", г.ужгород, ул. Гагарина, 101 мости, причем эмиттер запорного транзистора подключен к шине питания, а база через второй резистор - к коллектору дополнительного биполяр 5 ного транзистора, эмиттер которого подключен к общей шине, а база -к шине записи, исток дополнительногополевого транзистора подключен квторому выводу конденсатора памяти,затвор - к шине питания, а стокчерез третий резистор - к первомувходу бистабильной ячейки.