Асинхронный распределитель

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСКРЕСПУБЛИК 9) 03 К 17/ОО СУДАРСТВЕННЫЙ КОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобртике и вычбыть исполройствах фо СПРЕДЕЛИТЕЛЬ носится к ав ой технике и интегральных ия последова ОННЦЙ Р тение о слитель ма"ожетуст;льзован миров ностей сигналов. Целью изобретения является Уменьшение потребляемой мощности при увеличении быстродействия устройства путем обеспечения асинхронного процесса установки и сброса разрядной ячейки при отсутствии сквозных цепей для протекания токов и использования более быстродействующих цепей на КМДП-транзисторах. Цель достигается путем введения в каждую разрядную ячейку 1, содержащую инвертор 2 и четыре МДП-транзистора 3-6, трех дополняющих МДП-транзисторов 7-9. Распределитель содержит также выходную 10 и входную 11 информационные шины, шину сброса 12, выходную а 13 и входную 14 управляющие шины, шину установки 15. 1 илСтоки первого 3 и второго 4 МДП- транзисторов соединены с истоком третьего МДП-транзистора 5, а истоки первого 3, второго 4 и четвертого 6 МДП-транзисторов - с шиной источника 16 питания.Шина 12 сброса в каждой разрядной ячейке 1 соединена с истоками второго 8 и третьего 9 дополняющих МДП- транзисторов.Инвертор 2 включен между шиной источника 16 питания и общей шиной 17 и может быть выполнен в виде КИДП- инвертора.Асинхронный распределитель работаеъ следующим образом.В исходном состоянии разрядной ячейки 1 на выходных управляющей 13 и информационной 10 шинах имеется единичный и нулевой логические уровни соответственно, При этом дополняющие (и-типа) МДП-транзисторы 8 и 9 и МДП-,транзисторы 3 и 6 находятся в закрытом состоянии, а остальные К 1 П транзисторы ОткрытыеУстановка (х)-й разрядной ячейки 1 производится подачей единичного логического уровня на входную информационную шину 11. Это вызывает переход МДН-транзистора 4 . в закры" тое состояние, а дополняющего ИДП- транзистора 8 - в открытое, Выходная управляющая шина 13 эаземляется через открытые дополняющие МДП-транзисторы 7 и 8 и соответствующий ИДП- транзистор инвертора 2 последующей х-й разрядной ячейки, Появление нулевого логического уровня на выходной управляющей шине 13 вызывает появление единичного логического уровня на выходной информационной шине 10 этой разрядной ячейки, Это приводит к возврату О)-й разрядной ячейки в исходное состояние, так как на шину 12 сброса поступает сигнал высокого уровня, и одновременно является причиной установки последующей -Й разрядной ячейки. Единичный логический уровень на выходной информационной шине 10 открывает дополняющий ИДП- транзистор 9, после. чего нулевой ло" гический уровень на выходной информационной шине 13 удерживается до тех пор, пока не произойдет установка 1-й разрядной ячейки,1. Входная информационная шина 11 каждой разрядной ячейки подключена к затворам второго МДП-транзистора 4 и .второго дополняющего МДП-транзис"тора 8, включенного последовательно с первым дополняющим ИДП-транзистором 7,Входная управляющая шина 14 каждой разрядной ячейки подключена к затворам первого МДП-транзистора 3 и , пер ваго дополняющего МДП-транзистора 7. Шина 15 установки подключена к затвору четвертого ИДП-транзистора 6 той же разрядной ячейки. Асинхронный режим работы распределителы обеспечивает минимальное время цикла. При этом повторная устаИзобретение относится к автоматикеи вычислительной технике и можетбыть использовано в интегральныхустройствах формирования паследова 5тельностей сигналов.Целью изобретения является уменьшение потребляемой мощности при уве"личенйи быстродействия асинхронногораспределителя путем введения в разрядную ячейку трех дополняющих МДПтранзисторов, обеспечения асинхронного процесса установки и сбросаразрядной ячейки при отсутствиисквозных цепей для протекания токов 15и использования более быстродействующих КМДП-цепей.На чертеже приведена принципиальная схема асинхронного распределителяна три разряда, 20Асинхронный распределитель содержит в каждой разрядной ячейке 1 ин"вертор 2, четыре ИДП-транзистора 3-6и три дополняющих МДП-транзистора7-9. 25Выходная информационная шина 10-й разрядной ячейки 1 подключена квыходу инвертора 2 и затворам третьего МДП-транзистора 5 и третьегодополняющего МДП-транзистора 9, а 30также соединена с входной информационной шиной 11 последующей (+1)"йразрядной ячейки 1 и шиной 12 сбросапредыдущей (х)-й разрядной ячейки.Выходная урравляющая шина 131-й разрядной ячейки подключена квыходу инвертора 2, стокам третьего5 и четвертого 6 МДП-транзисторов,стокам первого 7 и третьего 9 дополняющих МДП-транзисторов, а такжесоединена с входной управляющей шиной14 последующей (1+2)-й разряднойячейки и шиной 15 установки предыдущей (1-1)-й разрядной ячейки,Заказ 378/58 Тираж 879. ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 новка (-1)-й разрядной ячейки осуществляется после того,как 1-я разряд"ная ячейка окажется в исходном состоянии, Наличие хотя бы одной разрядной.5ячейки в исходном состоянии обеспечи-вает правильное функционированиераспределителя в мультипрограммномрежиме, так как последующая волна установок разрядных ячеек не может достигнуть предыдущей.Уменьшение потребляемой мощностипри увеличении быстродействия обусловлено использованием КМДП-цепей,когда хотя бы один из МДП-транзисторов всегда заперт и сквозные статические токи от источника питания наобщую шину не протекают. Поэтому сопротивления открытых МДП-транзисторовмогут быть достаточно малыми, чтообеспечивает увеличение быстродействия,формула изобретения25Асинхронный распределитель, содержащий в каждой разрядной ячейке ин вертор и четыре МДП-транзистора, причем выходная информационная шина 1-й разрядной ячейки подключена к входной ЗО информационной шине (1+1)-й разрядной ячейки, соединенной с затвором второго МДП-транзистора, и к шине сброса (д)-й разрядной ячейки, выходная управляющая шина 1-й разрядной ячейки подключена к шине установки (д-,1)-й разрядной ячейки, соединенной с затвором четвертого МДП-транзистора,о т л и ч а ю щ и й с я тем, что,с целью уменьшения потребляемой мощности при увеличении быстродейст"вия, в каждую разрядную ячейкивведены три дополняющих МДП-транзистора, причем выходная управляющаяшина 1-й разрядной ячейки подключенак входу инвертора, стокам третьегои четвертого МДП-транзисторов, стокам первого и третьего дополняющихМДП-транзисторов, а также соединенас входной управляющей шиной (+2)"йразрядной ячейки, выходная информационная шина подключена к выходу инвертора, аатворам третьего МДП- итретьего дополняющего МДП-транзисторов, входная информационная шина каждой разрядной ячейки подключена кзатвору второго дополняющего , МДПтранзистора, включенного последовательно с первым дополняющим МДПтранзистором, входная управляющаяшина в каждой разрядной ячейке подключена к затворам первого МДП-транзистора и первого дополняющего МДПтранзистора, стоки первого и второгоМДП-транзисторов соединены с истокомтретьего МДП-транзистора, а истокипервого, второго и четвертого МДПтранзисторов соединены с шиной источника питания, шина сброса в каждойразрядной ячейке соединена с истокамивторого и третьего дополняющих МДПтранзисторов, инвертор, выполненныйв виде КМДП-инвертора, включен междушиной источника питания и общей ши"ной.