Цифровой пиковый детектор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИ 4 ЕСКИХРЕСПУБЛИК 2 19) (11) 51) 401 Й 9/04 усЯН ПИСАНИЕ ИЗОБРЕТЕН 13 ц Ягд сти тутй ОСУДАРСТВЕННЪЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЪТИЙ ВТОРСКОМУ СВИДЕТЕЛЬ(71) Киевский политехнический иним. 50-летия Великой Октябрьсколистической революции(54) ЦИФРОВОЙ ПИКОВЫЙ ДЕТЕКТОР (57) Изобретение стносится к электроизмерительпой технике и может бь)ть использовано для оценки параметров импульсных сигналов. Цель изобретения - расширение функциональных возможностей детектора. Цифровой пиковый детектор содержит регистр 1 памяти, аналого-цифровой преобразователь 2, аналоговый компаратор 5, одновибратор 6 и компаратор 7 кодов. Введение элементов 3 и 4 задержки и смешения, селектора 8 и блока 9 управления и индикации обеспечивает фиксацию импульсных выбросов напряжения, амплитуда которых больше заданного уровня. Кроме того, обеспечивается фиксация момента появления импульсов с максимальной амплитудой сигналов или импульсов, амплитуда которых больше заданной. 1 пл.20 45 Изобретение относится к электроизме,рительной технике и может быть использо вано для оценки параметров импульсныхсигналов.Цель изобретения - расширение функ: циональных возможностей путем обеспечения фиксации импульсных выбросов напряжения, амплитуда которых больше заданного уровня, а также путем обеспечения фиксации момента появления импульсов с максимальной амплитудой или импульсов, амплитуда которых больше заданной.На чертеже приведена блок-схема цифрового пикового детектора,Цифровой пиковый детектор содержит, 8 и блок 9 управления и индикации.Информационный вход регистра 1 па мяти 1 соединен с выходом аналого-цифро; вого преобразователя 2, информационныйвход которого соединен с выходом элемента3 задержки и входом элемента 4 смещения.: Выход элемента 4 соединен с. первым входом аналогового ком паратора 5, второйвход которого соединен с входом элемента: 3 задержки и входом устройства, а выходподключен к входу одновибратора 6. Выход одновибратора 6 подключен к управляющему входу аналого-цифрового преобразователя 2, выход которого соединен с вторым входом компаратора 7 кодов, первыйвход которого соединен с выходом селектора 8. Первый вход селектора 8 подключенк выходу регистра 1 памяти и первому входу блока 9 управления и индикации, первый и второй выходы которого соединеныс вторым и третьим входами селектора 8,третий выход - с входом сброса регистра1 памяти, второй вход - с выходом компаратора 7 кодов и входом стробированиярегистра 1 памяти, а четвертый выход - стретьим входом компаратора 7 кодов.Устройство может работать в двух режимах. В первом режиме производится измерение амплитуд всех импульсных выбросов исследуемого сигнала, среди них выбирается наибольший, фиксируется его амплитуда и момент появления выброса относительно момента начала измерения, Бо втором режиме измерение производится до момента появления импульсного выброса,амплитуда которого превышает заданную.При появлении такого импульсного выбросафиксируется его амплитуда и момент прохождения относительно момента начала измерения.Перед началом работы производитсяпрограммирование селектора 8, на третийвход которого поступает управляющий код, с второго выхода блока 9 управления и индикации. Селектор 8 в зависимости от значения управляющего кода подключает к своему выходу информационные шины либо с первого (в первом режиме) либо с второго (во втором режиме) входа. Таким образом, на первый вход компаратора 7 кодов поступает либо выходной код регистра 1 (в первом режиме) либо код фиксированного уровня сигнала, заданный оператором при помощи блока 9 (во втором режиме). Программирование микросхем, на которых реализован компаратор 7 кодов, обеспечивается подачей на третий вход последнего управляющего сигнала с четвертого выхода блока 9, разрешающего сравнение кодов соответственно на первом и втором входах компаратора 7 кодов.Работа устройства начинается с подачи команды Сброс с третьего выхода блока 9 па вход сброса регистра 1. Содержимое регистра 1 памяти обнуляется. С входа устройства исследуемый сигнал поступает па второй вход аналогового компаратора 5 и на вход элемента 3 задержки. С выхода элемента 3 задержанный сигнал поступает на вход элемента 4 смещения, где производится смещение его по уровню на величину 11,. Смещение по уровню производится с целью исключения возможности срабатывания компаратора 5 в случае поступления на вход устройства сигнала квазипостоянного уровня. Два сигнала входной и задержанный смегценный поступают соответственно на входы компаратора 5. Когда уровень задержанного и смещенного по уровню сигнала становится больше уровня входного сигнала, т.е. при поступлении на вход устройства импульсных выбросов сигнала, на выходе компаратора 5 появляется уровень логической единицы.Задержанный сигнал с выхода элемента 3 задержки поступает на информационный вход аналого-цифрового преобразователя 2. Уровень логической единицы с выхода компаратора 5 поступает на вход одновибратора 6. Одновибрагор 6 формирует импульс запуска преобразователя 2, который поступает на управляющий вход последнего.Задержка импульса запуска, формируемого одновибратором 6, задается таким образом, чтобы момент запуска преобразователя 2 совпадал с моментом появления максим ального значения импульсного выброса, исходя из априорной информации об исследуемом сигнале. Суммарная задержка импульса стробирования не должна превышать половины длительности импульса наибольшей ожидаемой частоты. Смещение по уровню исследуемого сигнала необходимо для предотвращения неопределенности состояния выхода компаратора 5 в то время, когда входной сигнал имеет квазипостоян1386925 О Составитель С. РыбинРедактор В. Данко Техред И. Верес Корректор И. ЭрдейиЗаказ 122044 Тираж 772 ПодписноеВИИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 415Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ный уровень. Величина напряжения смещения должна быть больше чувствительности компаратора 5. Таким образом, запуск преобразователя 2 осуществляется в случае появления импульсного выброса и в тот момент, когда уровень напряжения последнего достигает своего максимального значения. Выходной код преобразователя 2 поступает на информационный вход регистра 1 и второй вход компаратора 7 кодов.В первом режиме выходной код преобразователя 2 сравнивается компаратором 7 кодов с выходным кодом регистра 1, поступающим на первый вход ком паратора 7 кодов через селектор 8. Если код, соответствующий уровню очередного импульсного выброса, больше, чем код предыдущего, который записан в регистре 1, на выходе ком паратора 7 кодов появляется уровень логической единицы, этот сигнал поступает на вход стробирования регистра 1, и выходной код преобразователя 2 записывается в регистр 1. На выходе регистрапоявляется код, соответствующий очередному импульсному выбросу, он через селектор 8 поступает на первый вход компаратора 7 кодов. Поскольку коды на первом и втором входах компаратора 7 кодов равны, то на выходе последнего появляется уровень логического нуля, что предотвращает перезапись ннформации в регистр 1. Обозначим код, соответствующий значению предыдущего импульсного выброса, через Х, а код, соответствующий текущему импульсному выбросу, через Хт. Код, записанный в регистрпамяти вначале измерения, обозначим через Х поскольку вначале происходит сброс содержимого регистра 1 памяти, то Х, =О. Таким образом, на выходе компаратора 7 кодов в случае, если Хт)Хп, формируется единичный уровень. Этот единичный уровень поступает на второй вход блока 9, по моменту его появления производится фиксация момента поступления импульсного выброса на вход устройства. Тогда по окончании времени измерения в регистре 1 будет записан код, соответствующий амплитуде наибольшего импульсного выброса (обозначим его через Хи), за время измерения, который поступает на первый вход блока 9, где будет зафиксирован момент появлення этого импульсного выброса 1 относительно момента начала измерения. 15 20 25 30 35 40 45 Во втором режиме выходной код аналого-цифрового преобразователя 2, поступивший на третий вход компаратора 7 кодов, сравнивается с заданным кодом Х поступившим с первого выхода блока 9 управления н индикации через селектор 8 на первый вход компаратора 7 кодов. Если Х,)Х на выходе компаратора 7 кодов появляется уровень логической единицы. По приходу этого уровня блоком 9 производится фиксация амплитуды импульсного выброса исследуемого сигнала н момента, когда он произошел. По приходу первого импульса, такого, что Х)Хз, измерение заканчивается. Если для всех Хт справедливо Х (Хз, то по окончании времени измерения это нндицируется блоком 9 в виде появления нулей во всех разрядах, предназначенных для индикации амплитуды импульсного выброса.Формла изобретенияЦифровой пиковый детектор, содержащий аналого-цифровой преобразователь, выход которого соединен с информационным входом регистра памяти н вторым входом компаратора кодов, аналоговый компаратор, второй вход которого подключен к входу детектора, а выход - к входу одновибратора, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены элемент задержки, элемент смещения, селектор, блок управления и индикации, первый вход которого подключен к выходу регистра памяти и первому входу селектора, второй и третий входы которого подключены соответственно к первому и второму выходам блока управления и индикации, а выход соединен с первым входом компаратора кодов, выход компаратора кодов соединен с входом стробнрования регистра памяти, вход сброса которого соединен с третьим выходом блока управления и индикации, второй вход которого соединен с выходом компаратора кодов, третий вход компаратора кодов соединен с четвертым выходом блока управления и индикации, управляющий вход аналого-цифрового преобразователя соединен с выходом одновибратора, первый вход аналогового компаратора соединен с выходом элемента смещения, вход которого соединен с информационным входом аналого-цифрового преобразователя и выходом элемента задержки, вход которого соединен с входом детектора.