Генератор стационарного нормального случайного процесса
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1228102
Авторы: Лобанов, Мартыщенко, Панов, Пономарев, Филюстин
Текст
СООЭ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИН 19) (11) 102(5 ПИСАН фзЩруц НИЯ БР ЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ К АВТОРСКОМУ СВИ(56) Авторское свидетельство СССР У 402024,.кл. С 06 Р 7/58, 1972.Авторское свидетельство СССР В 422063, кл. С 06 Р 7/58, 1973.Авторское свидетельство СССР В 507874, кл. С 06 Р 7/58, 1974.(54) ГЕНЕРАТОР. СТАЦИОНАРНОГО НОРМАЛЬНОГО СЛУЧАЙНОГО ПРОЦЕССА(57) Изобретение относится к области вычислительной техники и может быть использовано при решении задач статистического моделирования на вычислительных машинах, Целью изобретения является создание устройства для моделирования стационарного нормального процесса с зкспоненциальной корреляционной функцией, стабильного в работе и с простой структурной схемой, состоящей из стандартных технических блоков, Устройство содержитгенератор тактовых импульсов, счетчик, датчик нормально распределенных случайных чисел, схему сравнения, блок памяти, умножитель, блоквычисления экспоненты, квадратор,вычитатель, блок извлечения квадратного корня, умножители, сумматор,регистр памяти, триггеры, дешифратор. Поставленная цель достигаетсятем, что данное устройство позволяет получить дискретные реализации(выборочные функции) стационарногонормального случайного процесса наоснове реализации метода обратныхфункций в сочетании с операторнымирядами С.Ли, т.е, генератор ооеспечивает превращение независимыхравномерно распределенных случайныхвеличин в случайные последовательности с требуемыми статистическимисвойствами. 1 ил.1228102 20 Составитель А. Карасоедактор Ю. Середа . Техред Г.Гербер орректор А, Зимокосо 03/49 Тираж 671 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб дПодписно аказ изводственно-полиграфическое предприятие, г. Ужгород, ул. Проектна гера и генератор тактовых импульсов,выход которого соединен со счетнымвходом первого триггера, нулевойвход которого соединен с первымвходом дешифратора, а единичный выход первого триггера соединен с вторым входом дешифратора и счетнымвходом второго триггера, нулевой иединичный выходы которого соединенысоответственно с третьим и четвертымвходами дешифратора, первый выход которого соединен со счетным входомсчетчика, информационный выход которого соединен с первым входом схемысравнения и с первым входом первогоумножителя, второй вход которого подключен к первому выходу блока памяти,второй выход которого соединен с вторым входом схемы сравнения, выход"Сброс" блока памяти и счетчика ис входом "Опрос" датчика нормальнораспределенных случайных чисел, выход которого соединен с первым вхо- .дом второго умножителя, второй и третий входы которого подключены соответственно к выходу блока извлеченияквадратного корня и к третьему выходу блока памяти, четвертый выход которого соединен с первым входомтретьего умножителя, выход которогосоединен с, первым входом сумматора,второй вход которого подключен квыходу второго умножителя, а выходсумматора соединен с информационными входами блока памяти и регистрапамяти, синхронизирующий вход регистра памяти подключен к второму выходу дешифратора, третий выход кото"рого соединен с синхронизирующимивходами первого, второго и третьегоумножителей, блока памяти, сумматора,вычитателя, блока извлечения квадратного корня, квадратора и блока вычисления экспоненты, вход которого подключен к выходу первого умножителя,а выход блока вычисления экспонентысоединен с вторым входом третьегоумножителя и входом квадратора, выход которого соединен с входом вы".читаемого вычитателя, вход уменьшаемого которого является входом нЛогическая единица" генератора, стационарного нормального случайного процесса,выходом которого является выход регистра памяти, выход вычитателя соединен с входом блока извлечения квадратного корня.
СмотретьЗаявка
3703707, 23.02.1984
ВОЕННАЯ АРТИЛЛЕРИЙСКАЯ ОРДЕНА ЛЕНИНА КРАСНОЗНАМЕННАЯ АКАДЕМИЯ ИМ. М. И. КАЛИНИНА
МАРТЫЩЕНКО ЛЕОНИД АНДРЕЕВИЧ, ФИЛЮСТИН АНАТОЛИЙ ЕГОРОВИЧ, ПОНОМАРЕВ ВЯЧЕСЛАВ ВАСИЛЬЕВИЧ, ЛОБАНОВ АЛЕКСАНДР СЕРГЕЕВИЧ, ПАНОВ ВИТАЛИЙ ВАЛЕРЬЯНОВИЧ
МПК / Метки
МПК: G06F 7/58
Метки: генератор, нормального, процесса, случайного, стационарного
Опубликовано: 30.04.1986
Код ссылки
<a href="https://patents.su/3-1228102-generator-stacionarnogo-normalnogo-sluchajjnogo-processa.html" target="_blank" rel="follow" title="База патентов СССР">Генератор стационарного нормального случайного процесса</a>
Устройство для контроля блоков памяти
Номер патента: 656109
Опубликовано: 05.04.1979
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
...памяти 7, логический элемент И 8, две группы элементов И 9 и 10 соответственно, элементы ИЛИ 11,Один из входов блока 4 соединен с первым выходом блока 1. Выходы элементов ИЛИ 11 подключены к адресным входам блока 7, входы элементов И первой группы 9 соединены с выходами блока сравнения 2 и блока 4 и вторым выходом блока 1, Входы элементов И второй групйы 10 подключены к выходу блока 4 и третьему выходу блока 1, Выходы элементов И 9 и 10 соединены со входами элеМентов ИЛИ 11. Один из выходов блока 6 подключен к управляюще 5 10 15 20 25 30 му входу блока 7, другой выход - к входу блока 1 и входам блока 4.Принцип работы устройства заключается в следующем.Перед началом контроля и комплектования проверяемых блоков памяти предварительно...
Устройство для контроля блоков памяти
Номер патента: 1092569
Опубликовано: 15.05.1984
Авторы: Белалов, Мусиенко, Рудаков, Саламатов, Чалчинский
МПК: G11C 29/00
...5, индикаторы 28-30, клавишу входа 31режима ожидания блока управленияи блок 32 прерывания,Блок прерываний содержит (фиг.2)первый 33 и второй 34 элементы согласования, элемент И 35, первый36 и второй 37 триггеры первый 38и второй 39 формирователи одиночныхимпульсов, второй элемент НЕ 40,третий 41 и четвертый 42 элементы 45согласования.Блок управления содержит (фиг, 3)кварцевый генератор 43 импульсов,триггеры 44-53, генераторы 54 и 55одиночных импульсов, элементы5 ОИ-НЕ 56 и 57, элементы НЕ 58, элементы И 59-64 и элементы ИЛИ 65-67,первый элемент НЕ 68,Индикаторы 28-30 выполнены в виде светодиодов. Блок 1 и блок 3 реализованы на интегральных микросхемах ИИС К 559 ИП 2, блоки 4 и 5 - наИМС К 559 ИП 1, регистр 22 - на ИМС К 155 ЛРЗ,...
Блок памяти
Номер патента: 1257701
Опубликовано: 15.09.1986
Авторы: Денбновецкий, Кузьмин, Лещишин, Мельничук, Михайлов, Терлецкий, Цыганок
МПК: G11C 11/42
...т,е, переходу к соседним статическим характеристикам,При подаче сигнала с выхода усилителя 8 напряжения на подложку мишенизапоминающей ЭЛТ 1 за счет укаэаннойсвязи между подложкой мишени и поверхностью диэлектрика реализуетсяописанным способом переход от однойстатической характеристики к другой,т.е. фактически происходит уменьшение крутизны управляющей выходнойхарактеристики запоминающей 3 ЗЛТ 1 ипреобразование семейства статическиххарактеристик (фиг. 2, линия РЕ) вдинамическую управляющую характеристику (фиг. 2, линия АВС).В режиме считывания постоянно отпертый электронный луч заломинйющейЭЛТ 1 сканирует поверхность мишени и образует выходной сигнал считывания (1 рц ). величина которого зависит от потенциала диэлектрика мишени (так...
Устройство для контроля блоков памяти
Номер патента: 1444896
Опубликовано: 15.12.1988
Авторы: Багян, Биккулов, Великовский, Смирнов, Чистяков, Шульга
МПК: G11C 29/00
...с выхода элемента И 119 проходит через второй выход блока 8, четвертый вход блока 4 (фнг.б) и блокирует элементы И 4850 148-8, т,е. сигналы записи, Счетчик 127 начинает отсчитывать время паузы, начиная с записанного в негокода константы 001111000110 =1586,., Во время паузы на выходе формирователя 173 блока 15 формируется сигнал, который пос туп ает в источник 1 7 для управления напряжением питания. По окончании паузы на выходе переноса счетчика 127 появляется единичный уровень, по которому триггеры 136 и 135 возвращаются в исходное состояние, При этом счетчики 70-72 разблокируются, а также снимается блокировка с элементов И 48-1 48-8 блока 4, Аналогично записи нулей производится запись единиц по всем адресам контролируемой памяти. По...
Устройство для коррекции ошибок в блоках памяти с последовательным доступом
Номер патента: 1510014
Опубликовано: 23.09.1989
Авторы: Андреева, Бородин, Василькевич
МПК: G11C 29/00
Метки: блоках, доступом, коррекции, ошибок, памяти, последовательным
...коде, которая за -писывается в то или иное внешнее ЗУ.В зависимости от быстродействия внешнего ЗУ должна быть выбрана частотаимпульсов на входе 19,Режим декодирования включает дв 1 а этапа.На первом этапе осуществляешься прием информации в буферный блок 4 памяти и обнаружение ошибок в бло - ке 1. На вход 24 подается управляющий сигнал, открывающий коммутатор 14 на передачу информации в буферный блок 4 памяти из регистра 15, шинный формирователь 9 на передачу информации из буферного блока 4 памяти через блок 8 коррекции на выходы 25. На вход 22 подают сигнал управления записью в буферный блок 4 памяти. На вход 17 от внешнего ЗУ в последовательном коде поступает ин, формация, сопровождаемая синхросигналами по входу 19. После каждого вось...
Предыдущий патент: Устройство для возведения в степень
Следующий патент: Генератор случайных сочетаний
Случайный патент: 1-( -стирил)-2-арилзамещенные пирроло (3, 2, 1) бензимидазола или его перхлорат или метилперхлорат как люминофоры, и способ их получения