Устройство для возведения в степень

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 6 Р 7 55 СУДАРСТВЕНКЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСА ИЗОБРЕТ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 2524/24-205.8404.86. Бена ЛенинВ,М.Глуш(54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В .СТЕПЕНЬ(57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинахи специализированных вычислительныхустройствах. Цель изобретения - сокращение объема используемой памяти.Устройство содержит шестнадцать блоков памяти, восемь сумматоров, дваблока элементов ИЛИ, четыре блокаэлементов И, два элемента НЕ, блокформирования дополнения, блок сдвиганормализатор. 1 ил,ернеет 061228 20 30 Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах..Цель изобретения - сокращение объема используемой памяти.На чертеже представлена блок-схема устройства для возведения в степень, ОУстройство содержит первый блок 1 памяти логарифма, первый блок 2 памяти логарифма поправки, второй блок 3 памяти логарифма, второй блок 4 памяти логарифма поправки, первый и второй сумматоры 5 и 6 поправки, первый и второй блоки 7 и 8 памяти экспоненты поправки, второй сумматор 9, первую группу элементов И 10, первый элемент НЕ 11, вторую группу элементов И 12, первый счетчик 13, первый блок 14 Формирования дополнения, первую группу элементов ИЛИ 15, нормализатор 16, третий блок 17 памяти логарифма, третий блок 18 памяти логарифма поправки. Кроме того, устройство содержит группу элементов И 19, второй элемент НЕ 20, четвертую группу элементов И 21, третий сумматор 22 поправки, третий блок 23 памяти экспоненты поправки, первый сумматор 24, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25, первый блок .26 памяти экспоненты, четвертый блок 27 памяти логарифма поправки, четвертый сумматор 28 поправки, четвертый блок 29 памяти экспоненты поправки, третий сумматор 30, блок 31 сдвига, третий элемент НЕ 32, второй счетчик 33. Уст ройство содержит также пятую и шестую группы элементов И 34 и 35, второй блок 36 формирования дополнения, вторую группу элементов ИЛИ 37, второй блок 38 памяти экспоненты, пя- т 5 тый блок 39 памяти логарифма поправки, пятый сумматор 40 поправки, пятый блок 41 памяти экспоненты поправки, четвертый сумматор 42, информационный и управляющий входы 43 и 50 44 счетчика 13, четвертый, пятый, третий, второй, седьмой, первый и шестой входы 45, 46, 47, 48, 49, 50 и 51 сумматора 24, управляющий вход 52 счетчика 33, входы 53 и 54 зна ков мантиссы показателя и порядка степени устройства, входы 55 и 56 порядков показателя и основания сте 101 3пени устройства, вход 57 знака порядка основания степени устройства,входы старших 58 и младших 59 разрядов мантиссы основания степениустройства, входы. старших 60 и младших 61 разрядов мантиссы показателястепени устройства, выход знака 62порядка результата устройства, выходы порядка 63 и мантиссы 64 результата устройства.Устройство для возведения в степень работает следующим образом.Возведение в произвольную степеньчисел, представленных в форме с плавающей запятой (х=2вт, у=2 " вРл Ргде ви в - мантисса, а ри рпорядок х и у соответственно), с использованием операций логарифмирования и экспоненцирования реализуетсяпо следующим алгоритмам.При положительной степени (в О),если р и рц ттРоложительные, тоЕ=х =(2" в) =ехрг(2в (р++1 од в+1 од,(1, М.Если рили р отрицательные, то результирующее выражение соответственно будету -Рх г, тл,Е=х =(2 тпрр) =ехр (-ехр (р++ 1 с + 1 ор, в+ 1 ор (1, Месли р и рй отрицательные, то результирующее выражение будет+К+1 ор в+1 ояг(1, М.При отрицательной степени (в с.О), если р и р положительные, то результирующее выражение будет,если р или р отрицательные, то результирующее выражение соответственно будетР 1.й)Е=х =(2 "в) =ехр (ехрг(р+01 4д 1 о 8,ш д 1 ор (1, М), дехр д; идехР Ч; - пРиРащение фУнкции 1 о 8 спи,1 о 8 тп, 1 орг(1 р М), ехрг Л и ехргЧпервого порядка,Предполагается, что числа х и унормализованы, неравны нулю и мантисса тп положительная. (функция1 окгщ определена только для ш)0).Иантиссы щ, и шчисел х и у представляются состоящими из последовательных частей: "1" в старшем разрядепосле запятой, старших разрядов мантиссы ш, и ш, и младших разрядовмантиссы 8 щи й в. В блоках 1, 3и 1 памяти логарифма хранятся одинаковые значения, а выбираются соотХветственно: 1 ор щ 1 оя в нг в "хр г дтп рх1 оя ш, 1 од" и 1 о 8 (1, И),:ч)г дш,,р1 оя. В блоках 2, 4, 18,д 1 о 8,(1, М)2 и 39 памяти логарифма поправкихранятся одинаковые значения, а выбиРаютсЯ соответственно; 1 оргфвк,108 гш р 10 т ц (1 р М) е 10823 Аи 10 ЧеВ блоках 6, 8, 23, 39 и 41 памятиэкспоненты поправки хранятся одинаковые значения, а выбираются соответ 12281 10+1 одг 8 (1. М; дехрг А)ад 1 о 8 г Р 2 а + 1 Ч) дЧ Й) иех рг В ахя 3.8 п р =1я 18 п р =О;дехр, , +ехр (1 о 8тт, еслие (ттд 1, если енты хранятс а выбираются 40 26 и 38 памяти эксп наковые значени дехрхА дД=ехрг Ч=ехр1 оег Ч);де 1 й тат,если 1-Бтт ес и ехр Ч 1 од,дехргЧ)Знаки (Я 18 п Р)р и Яагуп Р) поРЯдков р и р подаются соответственнох уна входы 5 и 54 устройства, а значения порядков р и р - соответственно на входы 56 и 55 устройства. Знак (яЦп в ) мантиссы в подаетсяуна вход 53 устройства. Старшие г разрядов мантисс шк, и шх чисел х и у подаются соответственно на входы 58 и 60 устройства, а младшие т разрядов мантисс йви Зв- соответственно на входы 59 и 61 устройства. или-Ру2 (-тпрр)2=х =(2" тп ) =ехр (-ехр (-р +Ю г +к+108 тп +108 (1 р И ргг эесли рх и р отрицательные, то результирующее выражение будет( ")у 1РЕ=х =(2 тп ) "=ехр (ехр (-р +к г г +1 с+1 од щ +1 оя (1, М;2 2 ггде 1 оРгшк=1 о 8 тпх+ехрг(1 о 0 г дрп "+а 1 у и); И = 2 (Рх 1 о 8 шх)уОбозначим А =1 оя ш+1 отт (1, М) и р В=.+Ру+к+П, где ттР = 1 Р ближайшее целое число не больше А , тогдаехр А =ехр А, +ехр (1 о 8+1 о 8 оЯ).дехр Я; Обозначим также С =ехр В ехр Аи тат, как целая часть С, а 3 в - какдробная часть С, тогда знак порядкарезультата (яхром р ), порядок р имантисса шг результата определяютсявыражениями ц,п р =я 1 яп рО+ яц,п яр р =0;ли ях 8 п р =1,В приведенных вьппе формулах принятыследующие обозначения: в шу(1, М) А,е и Ч, - старшая значащаячасть в, в, (1, М), А и Ч, Два,1 щр, т(1, и), ра и а у - приращениешх п (1 М) А и Ч дшк дтп,Ь(1, ш), д А и ЬЧ - шаг табличныхзначений фУнкций 1 о 8 гвх, 1 оРгщ,оаг(1, М) ъ ехрг" и ехр Ч роК вхр ственно ехр (1 о я" +1 о 8 3 ш ) д 1 о Ехп),Ьшк ехр )оа - ее - и+ 1 орцещ ), ехра д 1 о шу, оответственно ехрг А;, 1228101" и поступают соответственноав 5 на первые входы 50 суммирования сумматора 24 и на первые входы сумматора 6 поправки, на вторые входы которого поступает значение 1 орг 3 в из 1 О блока 4 памяти логарифма поправки. В сумматоре 6 поправки вычисляетсяь 1 ор щ;оуииа )ор - ка - а-+ )од еи и пог Ьщ3полученному значению из блока 8 памяти экспоненты поправки выбираетсяа 1 ор щ;значение ехр (1 ор г " + 1 ор ощ )г г ьв гр)(которое передается на шестые входы 5 1 суммирования сумматора 24.20Одновременно с этим из блока 1. памяти логарифма выбираются значенияЬ 10 Ргп к 11 о 8 щ и 1 о 8 - )- - ".и поступают нак, г Ьвкпервые входы соответственно сумматора 9 и сумматора 5 поправки, на вторые входы которого поступает значение 1 о 1 р, 8 в из блока 2 памяти логарифма поправки, В сумматоре 5 поправь 1 ор н; 30 ки вычисляется сумма 1 о 8 г "+2 Ьщ+1 оя 3 щк ри по полученному значениюгиз блока 7 памяти экспоненты поправки выбиРаетсЯ значение ехРг(1 о 8 г35е )од Епк), которое передаь 1 о 8 г щг,Ьщкется на вторые входы сумматора 9. В сумматоре 9 вычисляется сумма,т.е. зна.ь 1 од,щчение 1 ор щк=1 ор щ,+ехр (1 ояг2.К г е ф г Ьщке.+1 ор ощ), и поступает на информационные входы групп элементов И 10 и И 12. Если45 порядок р отрицательный, то сигнал с входа 57 устройства открываетгруппу элементов И 10, подключая выходы сумматора 9 к входам блока 14 формирования дополнения. В блоке 14 значение 1 о 8 щ преобразуется в дополнительный код (вычисляется значение 1-1 о 8 гщ,) и через группу элементов ИЛИ 15 поступает на первые входы нормализатора 16. Одновременно с этим порядок с входов 56 устройства посту., 55 пает в счетчик 13, а сигнал с входа 57 устройства подается на вход 44результате в счетчике 13 вычисляется разность (р), если знак порядка р отрицательный. Результат (р) или р(для положительного р) с выходов счетчика 13 поступает на вторые входы нормализатора 16. Если порядок р положительный, то сигнал с входа 57 устройства через элемент НЕ 11 подается на управлянзций вход группы элементов И 12, подключая выходы сумматора 9 через группу элементов И 12 и группу элементов ИЛИ 15 и первым входом нормалиэатора 16. Таким образом, в нормализатор 16 поступает логарифм основания степени (1 ор х). " целая часть из счетчика 13,г а дробная часть из блока 14 формирования дополнения или из сумматора 9, Нормализатор 16 выполняет нормализацию числа на его входах, формируя на выходах старших разрядов характеристику М , а на выходах младших разрядов - нормализованную мантиссу, представленную положительным числом 1,М (М - произвольная комбинация двоичных нулей и единиц). По,значению (1, М), старшей части младших разрядов нормализатора 16 из блока 17 памяти логарифма выбираются значения 1 оя (1, М), и 1 о 8 г Ри поь 1 орг(1, М) ступают соответственно на вторые входы 48 суммирования сумматора 24 и на первые входы сумматора 22 поправки, На вторые .входы сумматора 22 попРавки постУПает значение 1 о 8,3(1,М) р выбираемое по значению ь (1,М) младшей части младших разрядов нормализатора 16 иэ блока 18 памяти логарифма поправки, и в сумматоре 22 вычисляется сумма 1 оег Ь 1 (1 М)+ 1 о 8 г (1 М) По полученной сумме из блока 23 памяти экспоненты поправки выбираетсяд 1 о 8 г(1,М)1 значение ехр (1 ор. - . +г 2 д 1 М + 1 ор о (1, М и передается на седьмой вход 49 суммирования сумматора 24. Таким образом, в малых разрядах сумматора 24 вычисляется сумма д =1 о 8 (1 М)+ ехр (1 о - -ь+Ь 1 о,(1, М);г р Ь(й + 1 о 8 о(1, М + 1 ояв + ехр (1 о 8 г ьв г 3 Ь 1 Жфй. + 1 о 8 Ьщ )=1 од (1 М)+1 о 8 3271 Значение К из старших разрядов нор,мализатора 16 поступает на третьи входы 47 суммирования сумматора 24. Порядок р с входов 55 устройства поступает на информационные входы групп памяти И 19 и И 21. Если порядок р положительный, то сигнал с входа 54 устройства открывает группу элементов И 19 и порядок р по 3 ступает на входы 45 вычитания сумматора 24. Если порядок р положитель 3ный, то сигнал с вхЬда 54 устройства через элемент НЕ 20 открывает группу элементов И 21 и порядок р поступает на пятые входы 46 суммирования3 сумматора 24. Таким образом, в старших разрядах сумматора 24 вычисляется разность Н = К -Р + Р или сумма5Ь= К уР + П, где П - возможный перенос из младших разрядов.Знак зЦп р порядка результата определяет элементом ИСКЛЮЧАЮЩЕЕ ИЛИ, реализующий логическую функцию и иСумма по модулю 2, и подается на выход 62 устройства.По значению А;, содержащемуся в старшей части младших разрядов сумматора 24, из блока 26 памяти экспоненты выбираются значения ехргР;д ехрМ,и 1 ояг и поступают на первыедРвходы соответственно сумматора 30 и сумматора 28 поправки. По значению оР , содержащемуся в младшей части младших разрядов сумматора 24, из блока 27 памяти логарифма поправки выбирается значение 1 орг 3 А и поступает на вторые входы сумматора 28 поправки. В сумматоре 28 вычисляетсядехр у Р;сумма 1 ор - - + 1 од,6 А, по которой из блока 29 памяти экспоненты228101 8 51 О15 2025 30 35 40 т.е. вычисляется с =ехрб ехр Р Таким образом, на выходах блока 31 сдвига устанавливается целая часть ы в старших разрядах и дробная часть 3 ю в младших разрядах. Значение 1 ю с выходов младших разрядов блока 31 сдвига поступает на информационные входы групп элементов И 39 и И 40, а значение ъ с выходов старших разрядов - в счетчик 33При отрицательном порядке результата на выходе элемента исключающее ИЛИ 25 устанавливается "Единичный" сигнал, который открывает группу элементов И 39, подключая выходы младших разрядов блока 31 сдвига к входам блока 36 формирования дополнения. В блоке 36 вычисляется дополнение Ч = (1- ) - дополнительный код значения (-6 ю), При положительном порядке результата на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25 формируется "Нулевой" сигнал, который через элемент НЕ 32 открывает группу элементов И 35, подключая выходы младших разрядов блока 31 сдвига к входам группы элементов ИЛИ 37, По значению Ч; старших разрядов группыэлементов ИЛИ 37 из блока 38 памяти экспоненты выбираются ся значения ехр Ч 1 о 8 Р" ф1 д ех Ч,.г 1 тг дЧ и посылаются на первые входы соответственно сумматора 42 и сумматора 40. поправки. По значению оЧ младших разрядов группы элементов ИЛИ 37 из блока 39 памяти логарифма поправки выбирается значение 1 о 8 оЧ и пог сылается на вторые входы сумматора 40 поправки. В. сумматоре 40 вычис-. ляется сумма 1 ау. --- + 1 оЕ таудехра Ч,ЬЧ г у45 50 55 поправки выбирается значение ехр г дехиА;на вторые входы сумматора 30. В сумматоре 30 вычисляется сумма, т.е.значение ехргР =ехргР; +ехр(1 од Ь ехргАт+ 1 оРе цР ) и поступает на информационные входы блока 31 сдвига, а на другие его входы подается значение Ь из старших разрядов сумматора 24. Блок 31 сдвига осуществляет сдвиг значения ехр, Р вправо или влево в зависимости от знака 0 на число разрядов, равное числу Ь по которой из блока 41 памяти экспоненты поправки выбирается значениеЬехрг Ч;ехР(1 о 8 г + 1 оЯ 6 Ч) и посыдЧлается на вторые входы сумматора 42, В сумматоре 42 вычисляется сумма, т.е. мантисса ш = ехр Ч + ехрт(1 одг 3 гд ехр у,- + .1 ор дЧ) результата. и подается на выходы 64 устройства. Одновременно с этим значение ю из старших разрядов блока 31 сдвига поступает в счетчик 33. При отрицательном порядке результата на вход 52 "Сложение единицы счетчика 33 сигнал не подается и содержимое ы счетчика 33, 1228101т.е. порядок р = м результата подается на выходы 63 устройства. При положительном.порядке .результата на вход 52 "Сложение единицы" счетчика 33 подается сигнал, с его содержимым (я) суммируется единица и результат (ч+1), т.е. порядок р= та+1, подается на выходы 63 устройства.Мантисса ш результата на выходах 64 устройства всегда получается нормализованной и положительной,Формула изобретенияУстройство для возведения в степень, содержащее три блока памятилогарифма, два блока памяти экспоненты, первый сумматор, нормализатор,блок сдвига, два счетчика, два блокаформирования дополнения, шесть группэлементов И, две группы элементовИЛИ, три элемента НЕ и элемент ИСКЛЮЧЖОЩЕЕ ИЛИ, причем старшие разряды входа мантиссы основания степени устройства соединены с адреснымвходом первого блока памяти логарифма, старшие разряды входа мантиссыпоказателя степени устройства подключены к адресному входу второго30, блока памяти логарифма, выходы старших разрядов которого соединены спервой группой входов первого сумматора, вход знака порядка основаниястепени устройства подключен к управляющему входу первого счетчика,35управляющим входам элементов И первой группы, входу первого элементаНЕ и к первому входу элемента ИСКЖ 0 ЧАНЗЦЕЕ ИЛИ, выходы элементов И первой группы подключены к входам перво 40го блока формирования дополнения,разрядные входы которого подключенык первым входам элементов ИЛИ первойгруппы, вторые входы которых соеди 45иены с выходами элементов И второигруппы, выходы элементов ИПИ первойгруппы подключены к входу мантиссынормализатора, вход порядка которо"го соединен с выходом первого счетчика, информационный вход которогоподключен к входу порядка оснОваниястепени устройства, выход первогоэлемента НЕ соединен с управляющимивходами элементов И второй группы,выходы старшей части младших разрядов нормализатопа соединены с адресными входами третьего блока памятилогарифма выход старших разрядов которого подключен к второму входу первого сумматора, третий вход которого соединен с выходом старших разрядов нормализатора, четвертый и пятый входы первого сумматора соединены соответственно с выходами элементов И третьей и четвертой групп, информационные входы которых подшочены к входу порядка показателя степени устройства, вход, знака порядка показателя степени устройства соединен с управляющими входами элементов И третьей группы и входом второго элемента НЕ, выход которого подключен к управляющим входам элементов И четвертой группы, выходы старшей части младших разрядов первого сумматора соединены с адресными входами первого блока памяти экспоненты, выходы старших разрядов первого сумматора соединены с входами управления сдвигом блока сдвига, выходы младших разрядов которого подключены к ипформационным входам элементов И пятой и шестой групп, выходы элементов И пятой группы подсоединены к входам второго блока формирования дополнения, разрядные входы которого подключены к первым входам элементов ИЛИ второй группы, вторые входы которых соединены с выходами элементов И шестой группы, первая группа выходов элементов ИЛИ второй гр.ппы подключена к адресным входам второго блока памяти экспоненты, вход знака мантиссы показателя степени устройства подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с управляющими входами элементов И пятой группы, выходом знака порядка результата .устройства и входом третьего элемента НЕ, выход которого подключен к управляющим входам элементов И шестой группы и к управляющему входу второго счетчика, информационные входы которого соединены с выходами старших разрядов блока сдвига, выход второго. счетчика подключен к выходу порядка результата устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения объема используемой памяти, в него введены пять блоков памяти логарифма поправки, пять блоков памяти экспоненты поправки, пять сумматоров поправки, три сумматора, входы младших разрядов мантиссы основания степени устройства соединены с адресными входами первого блока памяти логарифма поп11равки, группы выходов старших и младших разрядов первого блока памяти логарифма соединены соответственно с первыми входами второго сумматора и первого сумматора поправки, выход первого блока памяти логарифма поправки подключен к второму входу первого сумматора поправки, выход которого соединен с адресным входом первого блока памяти экспоненты поправки, выход которого соединен с вторым входом второго сумматора, выходы которого подключены к информационным входам элементов И первой и второй групп выходы младших разрядов второго блока памяти логарифма соединены с первой группой входов второго сумматора поправки, входы младших разрядов мантиссы показателя степени устройства подключены к адресным входам второго блока памяти логарифма поправки, выход которого соединен с вторым входом второго сумматора поправки, выход которого соединен с адресным входом второго блока памяти экспоненты поправки, выходы которого подключены к шестому входу первого сумматора, выходы младших разрядов третьего блока памяти логарифма соединены с первым входом третьего сумматора поправки, разрядные .выходы младшей части младших разрядов нормализатора соединены с адресным входом третьего блока памяти логарифма поправки, выход которого соединен с входом третьего сумматора поправки, выход7 Д 1 Д 12 которого подключен к адресному входутретьего блока памяти экспонентыпоправки, выход которого соединен сседьмым входом первого сумматора, вы.ходы старших и младших разрядов первого блока памяти экспоненты соеди нены соответственно с первыми входами третьего и четвертого сумматоровпоправки, разрядные выходы младшей 10 части младших разрядов первого сумматора соединены с адреснми входомчетвертого блока памяти логарифмапоправки, выход которого соединен свторым входом четвертого сумматорапоправки, выход которого соединен садресным входом четвертого блока памяти экспоненты поправки, выход которого соединен с информационнымвходом блока сдвига, разрядные выходы старших и младших разрядов второго блока памяти экспоненты соединены соответственно с первыми вхо"дами четвертого и пятого сумматоровпоправки, вторая группа выходов эле ментов ИЛИ второй группы соединена садресным входом пятого блока памятилогарифма поправки, выход которогосоединен с вторыми входами пятогосумматора поправки, выход которогосоединен с адресным входом пятогоблока памяти экспоненты поправки,выход которого подключен к второмувходу четвертого сумматора, выход которого соединен с выходом мантиссы результата устройства.1228101 оставитель А Луляповехред Г,Гербер Корректор В,Синицкая актор Ю,Сере Подписно СССР 2303/49 Тираж 671ВНИИПИ Государственного комитпо делам изобретений и отк 113035, Москва, Ж, Раушская на к ытии д. 4/5 ая,оизводственно-полиграфическое предприятие, г. Ужгород, ул