Устройство для синхронизации импульсов

Номер патента: 1273996

Опубликовано: 30.11.1986

Авторы: Заболотный, Косоусов, Максимов, Петричкович, Филатов

МПК: G11C 7/00

Метки: блоков, импульсов, памяти, считывания, формирователь

...Е , транзистор первого 4 усилительного элемента не препятствует установлению низкого уровня в точке А транзистором третьего 3 элементапредзаряда, открытым высоким потенциалом на его затворе. При этом закрывающийся транзистор второго 2 элемента пред- заряда не препятствует Формированию высокого потенциала, равного напряжению Е, на входе инвертора 6, осу.ществляемому открытым транзистором первого 1 элемента предзаряда. Инвертор 6 Формирует низкий уровень на затворе транзистора второго усилительного элемента, переводя его в открытое состояние. Окончание переходных процессов в узлах схемы характеризуется отсутствием каналов сквоэнога тока - рассеиваемая мощность при этом определяется только токами утечки р-п переходов.В режиме формирования...

Номер патента: 955195

Опубликовано: 30.08.1982

Авторы: Поляшов, Соболев, Суворов

МПК: G11C 17/00, G11C 7/00

Метки: блок, записи, информации, памяти, постоянной, программируемой

...такты;Т - начало записи кода а в блокпамяти, 25Т, - конец записи кода О;временной интервал непосредственно записи в блокпамятиУстройство работает следующим об разомо Процесс записи информации в блок памяти можно разбить,на два этапа: первый этап - этап ожидания или этап подготовки информации, когда происхо дит смена адреса и данных, подлежащих записи, и второй этап - этап непосред" ственно работы устройства, который ,состоит из а рабочих тактов, а каждый такт, в свою очередь, подразделя ется на два временных интервала: первый - считывание из блока памяти и второй - запись в блок памяти.На этапе подготовки устанавливается необходимый адрес Ь на выходе ком" 45 мутатора 8 и данные с на выходе блока 1 (Фиг,2),В момент Т с выхода блока 1...

Номер патента: 1718184

Опубликовано: 07.03.1992

Авторы: Ерошенко, Шахназаров

МПК: G05B 19/18

Метки: входов, контроллера, опроса, программируемого

...соединен с выходом первого блока памяти данных, второй блок памяти данных, адресные входы которого соединены с соответствующими входами первого блока памяти данных и соответствующими адресными входами мультиплексора и подключены к соответствующим адресным выходам программируемого контроллера, второй запоминающий элемент, информационный вход которого соединен с выходом второго блока памяти данных, первый выход синхронизации программируемого контроллера подключен к входам выборки первого и второго блоков памяти данных, второй выход синхронизации соединен с входом записи первого и второго запоминающих элементов, а третий выход синхронизации подключен к входу управления записью-считыванием первого блока памяти данных, содержит элемент...

Номер патента: 1774380

Опубликовано: 07.11.1992

Авторы: Дудукин, Рудычев, Сычев, Шарапов

МПК: G11C 29/00

Метки: блоков, многоразрядной, оперативной, памяти

...14 задержки, вход которого соединен с выходом третьего элемента И 4. Выход элемента И - НЕ 30 соединен с входом установки в единицу генератора 7 псевдослучайной последовательности. Выходь 1 первого регистра 31 соединены с первой группой входов коммутатора 8 и группой входов пятого элемента И 6. Информационные входы генератора 7 псевдослучайной последовательности являются информационными входами.24 устройства, Выход блока 15 сравнения соединен с первым входом четвертого элемента И 5, выход которого является сигнальным выходом 20 устройства. Второй вход четвертого элемента И 5 соединен с инверсным выходам второго триггера 12. Входы установки в единицу и ноль второго триггера 12 являются соответственно третьим 18 и четвертым 19...

Номер патента: 1348839

Опубликовано: 30.10.1987

Авторы: Гудзенко, Кельнер, Сигалов, Юрасов

МПК: G06F 11/28

Метки: блоков, отладки, программно-аппаратных

...условиямиво время отладки при каждом обращении МП к памяти или УВВ на одном изуправляющих выходов элементов ИЛИ 78или 66 соответственно вырабатываетсясигнал уровня "1".В регистры 8-11 записываются кодыусловий, по которым отладка должнаначаться, а также условия окончанияотладки. В соответствии с этими условиями на единичном выходе триггера 2554 вырабатывается сигнал режима. Врежиме отладки этим сигналом блокируется блок 1 постоянной памяти, включается блок 7 оперативной памяти(через элемент И 87), этот же сигналблокирует работу дешифратора 24,Перейдя в режим отладки, микропроцессор начинает отработку программы, загруженной в блок 12 оперативной памяти отлаживаемых программ, либо находящейся в памяти ОМУ(в зависимости от...