Устройство для сравнения чисел

Номер патента: 115291

Опубликовано: 01.01.1958

Авторы: Емельянов-Ярославский, Монахов

МПК: G06F 7/54

Метки: двоичного, кода, обе, разрядной, разрядов, сдвига, сетки, стороны, число

...все ферриты избранной строки в положение О, При этом те ферриты, которые стояли в положении 1, наводят э.д.с. на свой считывающий провод.Импульс считывания противоположной полярности перебрасывает все ферриты избранной строки в положение 1. При этом те ферриты, которые стоят в положении О, наводят э.д,с. на свой считывающий провод. Импульсы напряжения, наведенные в каждом случае на всех считывающих проводах, образуют на выходе, соответственно, прямой или обратный код записанной на сдвигателе информации, сдвинутый на определенное количество разрядов.Каждая половина П-разрядной, разделенной по главной диагонали матрицы, позволяет получить сдвиг П-разрядного двоичного кода от О до Празрядов в каком-либо одном направлении, Для сдвига на Г 1...

Номер патента: 378845

Опубликовано: 01.01.1973

Авторы: Бочоришвили, Изобретени, Ладари, Метрологии

МПК: G06F 7/72

Метки: арифметическое, классов, остаточных, системе

...позволяет преобразовать содержимое приемного регистра в дополнительный код, для этого высокий управляющий сигнал подается на вход Сг, В случае, когда содер жимое приемного регистра требуется пере3дать в прямом коде, высокий управляющий сигнал поступает на вход С,.Выходы дешифраторов Д, и Дг поступают на соответствующие входы матрицы М, При этом каждый из элементов 1/ (1=1 - :3, =1 - :3), реализующих логическую функцию И, расположен на пересечении соответствующей пары выходов схем Дг и СП.Каждому из элементов И матрицы М приписываются значения результатов операций сложения, вычитания и умножения (по модулю 3), выполняемые над величинами, соответствующими, значениям пары входов матрицы, на пересечении которых расположен данный элемент...

Номер патента: 1038935

Опубликовано: 30.08.1983

Авторы: Громаковский, Левина

МПК: G06F 7/06

Метки: выделения, двоичных, значащих, кодов, многоразрядных, последовательности, разрядов

...разрядов, кроме К"го , соединен с вторым адресным входоч (1+1)-го накопителя и с информационным входом промежуточного регистра (1+1 )-го блока для последовательного ьыделения значащих раэря" дов вьи,о,:1 регистра результата К-го блока для последовательного выделенля значащих разрядов является инФормдционным зыхо,ом устроиства, Вы 4 О ход каждо о :-го накопителя соединен с втао.,ч информационным входом узла Выделен я значащих разрядов 1-го блока для последовате.пьного выделения значащих разрядов, выходы всех узлов оценки количества значащих разрядов, кроме первого, соединены с соответствующими Вход"ми Второй группы входов узла управления, первый и второй Выходы которого соединены соответственно с управляющими входом узла выделения...

Номер патента: 675616

Опубликовано: 25.07.1979

Авторы: Дощечкин, Савчук

МПК: H03M 13/23, H04L 17/30

Метки: декодирования, кода, сверточного

...изобретениЦН И И П И Заказ 4345,51 Тираж 774 Подписноефилиал ППП Патент, г, Ужгоро г, ул. Проектная, 4 памяти, сумматоры 3, блок 4 сравнения и коммутатор 5 метрик ветвей, а также блок б памяти решений, компаратор 7, блок 8 нормированного порога и элемент ИЛИ 9,Устройство работает следующим образом.Последовательность сверточного кода поступает на вход блока 1 вычисления метрик ветвей, одновременно являющийся входом устройства. На выходе блока 1 вычисления метра: ветвей вырабатываются двоичные числ ц ( метрики ветви), велич и ца которых определяется степенью корреляции принятой 1 о кодовой ветви, т. е. определенного количества последовательных кодовых символов, с каждой из возможных ветвей применяемого сверточного кода. Эти числа...

Номер патента: 1005322

Опубликовано: 15.03.1983

Авторы: Антонов, Бритвин, Колесник, Кудряшов, Парр, Сопов

МПК: H03M 13/23, H04L 17/30

Метки: декодирования, кода, сверточного

...подсоединены черезвторой элемент ИЛИ 11 к выходам бло5 . 10053ков сравнения 3-1 - 3-2 обоих каналов обработки, подключены к компаратору 12, выход которого является выходом устройства,а также кодеры 13-113-2, подключенные к входам блокавычисления метрик ветвей 1, счетчикиадресов считывания 14 и адресов записи 15, подключенные к адресным входам блоков памяти метрик 8 и памятипутей 9 1 ОУстройство работает следующим образом,На входы блока вычисления метрикветвей 1, являющимися входами устройства, поступают с кввнтователя триадами девять или шесть символов, соответственно для скоростей кода 1/3и 1/2, На вторые входы блока поступают двоичные триады с кодеров 13-113-2, представляющие собой значенияветвей решетчатых диаграмм, задаваемые...