Балансный компаратор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОписА-ние ИЗОБРЕтЕния пц 430349 Союз Советских СО 4 иалистимеских Республик(22) Заявлено 09.03.73 (21) 189 072/18-24 л. б 05 Ь 1/О соединением заявкиГосударственный комитетСовета Министров СССРпо делам изооретенийи открытий оритет 81.325 (08 3) Опубликовано 30.05.74. Бюллетень20 писания та опубликова(72) Авторы изобретения кин, Н. П. Вашкевич, В. ф, Говоров рмишк ензенский политехнический институт(71) Заявите 54) БАЛАНСНЫЙ КОМ ТОР томати- вычисоваться одируюбретени о упра ной те строен реобра естны высоко стве в льное ффере игнала ческог литель при по щих пИзв входе в каче специа бой ди ного с е относится к области ав вления, измерительной и хники и может использ ии быстродействующих к зователей напряжения.схемы устранения перегрузок на точных комнараторов, в которых ходного каскада использовано устройство, представляющее сонциальный ограничитель разностОднако для известного устройства необходимо строго подбирать используемые транзисторы и применять дополнительный каскад на входе компаратора с коэффициентом передачи, близким к единице, что приводит к увеличению величины теплового дрейфа,Целью изобретения является снижение динамической ошибки, повышение быстродействия балансного комнаратора.Это достигается тем, что в первом каскаде предлагаемого компаратора, выполненном по балансной схеме, параллельно основному транзистору каждого плеча балансной схемы подключен дополнительный транзистор, база которого подсоединяется к источнику тока и через резистор к базе основного транзистора противоположного плеча. Это исключает динамические перегрузки на входе. На чертеже показана схема предлагаемогобалансного компаратора.Схема содержит два основных транзистора1 и 2, на базы которых подаются входные 5 сигналы, два дополнительных транзистора 3и 4, рсзисторы 5 и 6 и источники 7 и 8 отрицательного тока, Эмиттерный ток транзисторов задается от источника 9 отрицательного тока (при смене типа проводимости транзисторов следует использовать источники положительного тока). Выходные сигналы каскада снимаются с резисторов 1 С и 11,Для предотвращения динамических перегрузок любая разность входных сигналов должна восприниматься компаратором как величина, незначительно отличающаяся от порога срабатывания всей схемы. Это достигается в компараторе с предлагаемым каскадом следующим образом.О При значительном превышении уровня снгнала на базе, например, транзистора 1 над уровнем на базе транзистора 2 транзисторы 2 и 3 запираются, а потенциал на базе транзистора 4 оказывается меньше потенциала базы транзистора 1 лишь на величину падения напряжения на резисторе 6. При соответствующем подборе сопротивления резистора 6 и величины тока источника тока 8 падение напряжения может быть выбрано равным или не много превышающим порог срабатывания430349 Предмет изобретения Составитель С. Белан Редактор Е. Караулова Техред А. Камышникова Корректоры: Е. Давыдкина и В. ПетроваЗаказ 2856/2 Изд.1708 Тираж 760 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раупгская паб., д. 4,5Типография, пр. Сапунова, 2 компаратора, В этом случае транзисторы 1 и 4 работают в линейном режиме, причем падение напряжения на резисторе 6 воспринимается компаратором как разность входных сигналов. При обратном соотношении уровней входных сигналов выключаются транзисторы 1 и 4, а в линейном режиме работают транзисторы 2 и 3. Падения напряжения на резисторах 5 и 6 равны между собой,Таким образом, при большой разности входных сигналов она заменяется падением напряжения на одном из резисторов 5 и 6, и тем самым исключаются большие динамические перегрузки,Балансный компаратор, содержащий балансную схему сравнения на транзисторах и источники тока, отличающийся тем, что, с целью повышения быстродействия и снижения динамической ошибки, он содержит дополнительные транзисторы, каждый из которых подключен параллельно соответствующему основному транзистору балансной схемы сравнения, базы дополнительных транзисторов соединены с соответствующим источником тока и базой основного транзистора противоположного плеча.
СмотретьЗаявка
1891072, 09.03.1973
Л. А. кин, Н. П. Вашкевич, В. Ф. Говоров, О. С. Ермишко Пензенский политехнический институт
МПК / Метки
МПК: G05B 1/01
Метки: балансный, компаратор
Опубликовано: 30.05.1974
Код ссылки
<a href="https://patents.su/2-430349-balansnyjj-komparator.html" target="_blank" rel="follow" title="База патентов СССР">Балансный компаратор</a>
Схема управления фазой проводимости переключающего транзистора в приборах сетевого питания
Номер патента: 1173499
Опубликовано: 15.08.1985
Автор: Вильфрид
МПК: H02M 1/08
Метки: переключающего, питания, приборах, проводимости, сетевого, схема, транзистора, фазой
...стабилизации выходного напряжения, ограничивая коллекторный ток переключающего транзистора путем вывода его из насыщения. Недостатки этого решения состоят в том, что относительно зависящего от входного напряжения управления тока базы переключающего транзистора и вследствие вывода из насыщения переключающего транзистора эти технические решения неприменимы . для приборов сетевого питания с высокими входными напряжениями питания, так как нельзя избежаТь перегрузки по мощности переключающего транзистора,Цель изобретения - улучшение регулирующих свойств приборов сетевого питания и снижение требований к времени накопления и коэффициенту усиления по току переключающего транзистора.В основе изобретения лежит задача создания схемы для...
Формирователь импульсного сигнала по переднему и заднему фронтам адресных сигналов на моп -транзисторах
Номер патента: 1381694
Опубликовано: 15.03.1988
Авторы: Буй, Дедикова, Животовский
МПК: H03K 5/153
Метки: адресных, заднему, импульсного, моп, переднему, сигнала, сигналов, транзисторах, формирователь, фронтам
...достаточной для открытиятранзисторов 11 и 12 и с этого момента времени на затворы ключевыхтранзисторов 13 и 14 поступают потенциалы с первой и второй входныхшин соответственно, это приводит кразряду точки 21 и к переключениюсостояния триггера, т.е. заряду точки 22. Изменение состояния триггераприведет с момента времени С к изменению состояния в цепочках схемы.И-ИЛИ, т.е. разряду точки 27 и кзаряду точки 28. Пусть в момент времени с . в точке 22 установится потен 6циал, достаточный для протекания зарядного тока через транзисторы 18 7 в точку 23. Так как транзистор 6 закрыт уровнем "0" инверсного сигнала, то ток, протекающий через транзисторы 18, 7, идет только для заряда емкости, подключенной в точку 23, Таким образом, с момента...
Способ монтажа кристаллов полевых транзисторов на платы гибридно-интегральных схем
Номер патента: 1274889
Опубликовано: 07.12.1986
Авторы: Зак, Лепешкин, Нижник, Соловьев
МПК: B23K 31/02
Метки: гибридно-интегральных, кристаллов, монтажа, платы, полевых, схем, транзисторов
...площадке затвора 1 наемкостях С и С индуцируется заряд, практически равный по величи 5 О 15 20 25 30 35 40 45 50 55 не напряжению сварочного импульса,т.е. на контактных площадках стока4 и истока 5 появляется заряд обратной полярности по отношению к затвору. При последующей сварке истокового или стокового выводов наличиена контактных площадках истока илистока потенциала обратной полярности снижает уровень итогового потенциала области исток - сток, эа счетчего снижается вероятность пробояпереходов исток - затвор и стокзатвор,П р и м е р, Проводили монтажкристаллов СВЧ полевых транзисторовна полосковую плату иэ поликора толщиной 0,5 мм с нанесенными на нее методами тонкопленочной технологии полосковыми линиями, контактными площадками и...
Способ считывания информации из элементов памяти на полевых транзисторах и формирователь сигналов считывания
Номер патента: 1697118
Опубликовано: 07.12.1991
Авторы: Гусева, Сидоренко, Стиканов
МПК: G11C 7/00
Метки: информации, памяти, полевых, сигналов, считывания, транзисторах, формирователь, элементов
...информации пороговое напряжение опорного транзистора 4 становится отрицательным.Подбором геометрических размеров транзисторов 2 и 4 добиваются того, что в этом случае потенциал в узле А становится ниже потенциала запирания транзистора 8 и выход 11 начинает заряжаться от шины 9 пИтания через транзисторы 1,5, причем размером транзистора 5 регулируется ток (постоянная времени заряда выхода 11). С повышением напряжения на выходе 11, а следовательно и на истоке транзистора 4 пороговое напряжение. последнего возрастает и при достижении определенной величины становится равным нулю, Транзистор 4 (опорный элемент памяти) закрываетсяа потенциал в узле А становится равным напряжению питания, что достаточно для запирания транзистора 3,В...
Многоканальное устройство для контроля логических сигналов цифровых схем
Номер патента: 868606
Опубликовано: 30.09.1981
Автор: Люверович
МПК: G01R 31/3177
Метки: логических, многоканальное, сигналов, схем, цифровых
...на вход 13 (2) осциллографа с выхода блока9 управления подано напряжение, гасящее луч с целью получения более четкой картины иэображения контролируемых сигналов.В то же время код со счетчика 3импульсов по управляющей шине постуПает на цифроаналоговый преобразователь 4, с выхода которого на вход Х осциллографа подается первая ступенька напряженияКод с выхода счетчика 3 по управляющей шине поступает также на входымногоканальных коммутаторов 1 и 5 и распределительного коммутатора 6, 20Первой ступеньке напряжения преобразователя 4 соответствует код счетчика 3 импульсов, открывающий первые каналы многоканального коммутатора 1, дополнительного коммутато ра 5 и распределительного коммутатора б.Хотя на время измерения один из каналов...
Предыдущий патент: Устройство для измерения времени нуска движения носителя магнитной записи
Следующий патент: Регулятор соотношения величин
Случайный патент: Приспособление, предназначаемое для предохранения от попадания предметов под колеса трамвая